[发明专利]非易失性存储器件

权利要求书

1.一种非易失性存储器件，包括：

单元串，包括串联耦接的多个存储单元；

位线，耦接至单元串；

页缓冲器，适用于在正常编程操作、慢编程操作和编程禁止操作期间分别将感测节点驱动至接地电压、中间电压和核心电压；以及

连接单元，适用于在慢编程操作期间响应于第一电压的控制信号以及在正常编程操作和编程禁止操作期间响应于高于第一电压的第二电压的控制信号，将位线耦接至感测节点。

2.如权利要求1所述的非易失性存储器件，其中：

核心电压具有高于中间电压的较高电压电平，以及

中间电压高于接地电压。

3.如权利要求1所述的非易失性存储器件，其中，连接单元包括晶体管，晶体管耦接在位线和感测节点之间以及具有接收控制信号的栅极。

4.如权利要求3所述的非易失性存储器件，其中：

第一电压是中间电压和连接单元中所包括的晶体管的阈值电压之和，以及

第二电压是核心电压和连接单元中所包括的晶体管的阈值电压之和。

5.如权利要求1所述的非易失性存储器件，其中，页缓冲器储存第一数据，第一数据表明所述多个存储单元中的选中存储单元是否通过慢编程操作而被编程。

6.如权利要求5所述的非易失性存储器件，还包括：

第一电压生成单元，适用于产生第一电压；

第二电压生成单元，适用于产生第二电压；

第一开关，适用于耦接在第一电压生成单元和连接单元的控制端子之间，以及响应于储存在页缓冲器中的第一数据而导通/关断；以及

第二开关，适用于耦接在第二电压生成单元和连接单元的控制端子之间，以及响应于储存在页缓冲器中的第一数据而导通/关断。

7.如权利要求6所述的非易失性存储器件，其中：

当第一数据具有第一值时，第一开关被导通并且第二开关被关断，以及

当第一数据具有第二值时，第二开关被导通并且第一开关被关断。

8.如权利要求1所述的非易失性存储器件，其中：

位线在正常编程操作期间用接地电压预充电，

位线在慢编程操作期间用中间电压预充电，以及

位线在编程禁止操作期间用核心电压预充电。

9.一种非易失性存储器件，包括：

多个单元串，包括串联耦接的多个存储单元；

多个位线，分别耦接至所述多个单元串；

多个页缓冲器，每个页缓冲器适用于在正常编程操作、慢编程操作和编程禁止操作期间分别将感测节点驱动至接地电压、中间电压和核心电压；以及

多个连接单元，每个连接单元适用于在慢编程操作期间响应于第一电压的控制信号以及在正常编程操作和编程禁止操作期间响应于高于第一电压的第二电压的控制信号，将相应位线耦接至相应页缓冲器的感测节点。

10.如权利要求9所述的非易失性存储器件，其中：

核心电压具有高于中间电压的电压电平，以及

中间电压具有高于接地电压的电压电平。

11.如权利要求9所述的非易失性存储器件，其中，每个连接单元包括晶体管，晶体管耦接在相应位线和相应页缓冲器的感测节点之间以及具有接收控制信号的栅极。

12.如权利要求10所述的非易失性存储器件，其中：

第一电压具有与中间电压的电压电平和连接单元中所包括的晶体管的阈值电压的电压电平之和相对应的电压电平，以及

第二电压具有与核心电压的电压电平和连接单元中所包括的晶体管的阈值电压的电压电平之和相对应的电压电平。

13.如权利要求9所述的非易失性存储器件，其中，页缓冲器储存第一数据，第一数据表明每个单元串的选中存储单元是否通过慢编程操作而被编程。