[发明专利]印刷电路板的制造方法

说明书

本发明涉及印刷电路板的制造方法，在与空腔区域对应的基板表面上形成隆起垫，在隆起垫上整面层叠第二绝缘层(如不含有玻璃纤维的树脂那样的、可通过喷砂工序蚀刻的绝缘层)，在与空腔区域对应的第二绝缘层的表面上，形成用于保护第二绝缘层的铜箔隔挡层，在铜箔隔挡层上整面层叠第三绝缘层(如预浸材料)，在第三绝缘层上形成铜箔电路。将仅露出空腔区域的掩模形成在外层的铜箔电路上，对表面露出的第三绝缘层进行激光钻孔来形成空腔。此时，下端设置有铜箔隔挡层，因此能够防止激光使第二绝缘层或下部的隆起垫损坏。在结束激光钻孔后，通过化学湿式蚀刻除去铜箔隔挡层，利用喷砂除去在下部露出表面的第二绝缘层，从而使预先制作的隆起垫露出。

技术领域

本发明涉及用于安装芯片的空腔(Cavity)的制造方法，更加详细而言，不仅将空腔简单地用作用于嵌入(embed)芯片的空间，而且在空腔的下端部的基板的表面制作隆起垫(bump pad)，来使安装在空腔的芯片与空腔下端部的封装基板的表面，以倒装芯片(flip-chip)的方式直接进行电连接。

背景技术

目前，半导体封装技术日益实现尖端化。半导体封装技术从现有的二维(2-D)封装技术发展到2.5维(2.5-D)至3维(3-D)封装技术。即，从在基板上安装芯片的技术，向将基板的内部和基板上的三维空间都立体性地利用的技术发展。

为了缩小封装空间并对芯片层叠(die stack)进行集成，通过加工空腔 (cavity)来进行的嵌入工序(Embedding Process)，作为领先技术(leading technology)而受到关注。

图1A至图1C是示出在通过现有技术制作的空腔内嵌入安装有芯片的样子的图。

参照图1A及图1B，为了制造空腔10，利用激光对预浸材料(prepreg) 5进行钻孔加工，但是在进行激光钻孔加工时被蚀刻的预浸材料5的蚀刻端面并不平坦，因此不容易直接安装芯片30。为了解决这样的问题，在现有技术中，利用激光，对在将铜箔隔挡层(Copperbarrier；20)形成在底部的状态下层叠的预浸材料，进行钻孔加工，从而防止预浸材料的底面受损。

换言之，当没有铜箔隔挡层20的情况下进行激光加工时，下部的树脂层因激光而受损(damage)，导致底面不平坦，从而安装芯片30变得不容易。

但是，按照现有技术，在将芯片30安装在铜箔隔挡层上时，能够单纯地将芯片30安装在空腔内，但是不容易以倒装芯片(flip-chip)的方式，直接将芯片端子与封装基板进行电连接。现有技术采用了以引线键合(wire bonding)(40)的方式，将芯片上部面的垫(pad)和基板的垫(pad)连接的技术。

最近，要安装的芯片具有数量多的端子，为了对数量多的端子进行引线键合，而在封装基板上需要更大的面积和数量多的垫(pad)，因此在仅通过引线键合来将芯片与基板连接的情况下，不仅使封装尺寸变大，而且使封装费用也增加。而且，如图1C所示，要在空腔内实现芯片叠层(die stack； 50)的情况下，电连接的技术会更难。

因此，需要能够在空腔底面制作隆起垫(bump pad)来进行倒装芯片键合的工艺。虽然应用现有技术，能够单纯地在铜箔隔挡层20覆盖转印了图案的蚀刻掩模，并选择性地进行蚀刻来制造隆起垫，但是，在这种情况下，由于垫之间产生的不均匀的树脂蚀刻，使隆起垫容易剥离，或者使蚀刻的隆起垫的树脂深度产生不均匀。

现有技术文献

专利文献

1.韩国专利公开第10-2013-0096381号；

2.韩国专利授权第139,273号；

3.韩国专利授权第101,580,472号。

发明内容

本发明的第一目的在于，提供一种制作隆起垫的技术，能够在空腔内安装倒装芯片。