[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。所述方法包括：提供半导体衬底，在所述第一NMOS区和第二NMOS区内分别形成栅极凹槽；在每个所述栅极凹槽的底部和侧壁上形成高k介电层；在每个所述栅极凹槽的底部和侧壁上形成N型功函数层；在所述N型功函数层上形成保护层；去除位于所述第一NMOS区内的所述保护层；进行氟退火处理，使F离子扩散进入所述第一NMOS区内的所述N型功函数层中，以调节其阈值电压；去除所述保护层；在每个所述栅极凹槽中形成栅电极层。根据本发明的方法，通过对高阈值电压NMOS区的功函数层进行氟退火处理，提高了NMOS的阈值电压，实现了多阈值电压NMOS器件的制作。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

传统工艺中通常在形成鳍片之后，通过阈值电压离子注入的方法来调节FINFET器件的阈值电压，而离子注入阴影效应(shadow effect)对于鳍片侧墙的均匀掺杂是一大挑战，并且掺杂杂质的损失也是14nm FinFET器件值得关注的问题之一，由于掺杂杂质的损失而使得阈值电压离子注入的敏感性显著降低，特别是NMOS器件中的B损失更严重，上述问题的存在会对器件的性能造成负面影响。

因此，为了提高半导体器件的性能和良率，需要对器件的制造方法作进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底包括第一NMOS区和第二NMOS区，在所述第一NMOS区和第二NMOS区内分别形成栅极凹槽；

在每个所述栅极凹槽的底部和侧壁上形成高k介电层；

在每个所述栅极凹槽的底部和侧壁上形成N型功函数层；

在所述N型功函数层上形成保护层；

去除位于所述第一NMOS区内的所述保护层；

进行氟退火处理，使F离子扩散进入所述第一NMOS区内的所述N型功函数层中，以调节其阈值电压；

去除所述保护层；

在每个所述栅极凹槽中形成栅电极层。

进一步，所述保护层的材料包括无定型硅。

进一步，所述半导体衬底还包括PMOS区，在形成所述N型功函数层之前，还包括在所述PMOS区形成所述栅极凹槽的步骤。

进一步，在形成所述高k介电层之后，在形成所述N型功函数层之前，还包括在所述PMOS区内的所述栅极凹槽的底部和侧壁上、所述高k介电层的上方形成P型功函数层的步骤。