[发明专利]时间解交错电路与方法

说明书

技术领域

本发明是关于时间解交错(time de-interleaving)电路与方法，尤其是关于回旋(convolutional)方式的时间解交错电路与方法。

背景技术

ISDB-T(Integrated Services Digital Broadcasting，综合数字服务广播)信号的接收端采用回旋的时间解交错方法，一般而言，时间交错数据(即前级频率解交错后所产生的数据)分为13组，每组中又可依据不同的延迟长度细分为n段(不同传输模式具有不同的n值，如表1所示)，同一段中的多笔数据经历相同的延迟，13组时间交错数据可以分成三各阶层(Layer)，每个阶层使用独立的时间交错长度I。图1为接收端进行时间解交错处理的方块示意图。如图所示，13组时间交错数据系分别对应13个回旋解交错单元110，每个回旋解交错单元用来处理一组数据，n个路径分别对应前述的n段数据，依据规范，路径i的延迟长度d_i可以表示如下(以传输模式1为例，i＝0～95)：

d_i＝I×(95-((i×5)mod 96))(1)

I为时间交错长度(time interleaving length)，各传输模式提供多个时间交错长度I(如表1所示)。实际上，该些回旋解交错单元110的时间解交错处理可藉由读写一存储器来实现，每个路径所对应的存储器的大小与该路径的延迟长度成正比。假设每笔数据DX_p,q(X为回旋解交错单元110的编号，p为某一回旋解交错单元110中的路径编号，q代表该笔数据在该段中的顺序)的数据量(即码字长(code-word length))为21位(例如正交分频多工(OFDM)的同相(In-phase)分量占7位、正交(Quadrature)分量占7位以及CSI(channel state information，信道状态信息)占7位)，当存储器以位宽度(bit width)为128位的动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)实作时，则写入每笔数据DX_p,q时，实际上在存储器中便造成107(＝128-21)位的浪费。这在存储器资源可贵的整合系统中成为一个严重的问题。

表1：(不同的传输模式具有不同的参数，例如调变方式、码率(code rate)等等)

传输模式n时间交错长度I1960,4,8,1621920,2,4,833840,1,2,4

表1

发明内容

鉴于先前技术的不足，本发明的一目的在于提供一种时间解交错电路与方法，以更有效地使用存储器。

本发明揭露一种时间解交错方法，藉由将多笔时间交错数据写入及读出一储存单元以进行时间解交错处理，该方法包含：自该多笔时间交错数据中选取K笔，该K笔时间交错数据具有相同的一延迟长度，K为大于1的整数；产生一待写入数据，该待写入数据包含该K笔时间交错数据；以及在同一次的写入程序中，将该待写入数据写入该储存单元；其中该储存单元的一位宽度大于等于该待写入数据的数据量。