[发明专利]一种半导体器件的制作方法

说明书

本发明提供一种半导体器件的制作方法，该制作方法包括下述步骤：提供半导体晶圆，在所述半导体晶圆上沉积层间介电层，并在所述层间介电层中形成用于形成互连结构的沟槽；执行第一晶边处理工艺，以去除所述层间介电层位于晶边区域中的部分；填充所述沟槽形成互连结构。该制作方法可以克服由于晶边膜层不均引起的器件良率问题。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。

背景技术

在半导体技术领域中，在半导体器件的制造过程中，往往需要利用许多的多晶硅层、金属内连线层以及低介电材料层等材料来形成所需的半导体器件。然而，晶片上所沉积的膜层往往具有厚度不均的问题或是表面水平高度不一的问题。这种膜层厚度不均的问题在晶边(wafer bevel)附近尤为明显，往往会导致晶边附近的晶片特别厚，这会造成半导体器件(尤其晶片边缘的die)的缺陷(defect)、击穿(arcing)以及应力过剩(excessivestress)等问题，最终影响所制造的半导体器件的良率。

例如在半导体器件最上层的铝互连层光刻和刻蚀之后，发现铝失焦(defoucus)和桥接(bridge)问题，这些问题会导致芯片封装互作用问题并直接导致良率下降。出现这些问题的原因是半导体衬底的晶边铝互连层下方的多层金属内电介质层在晶边附近厚度不均，这导致超厚的第一钝化层和粗糙的晶边衬底之间粘附力较弱，在铝PVD(物理气相沉积)工艺中，晶边区域第一钝化层的氧化物薄膜不能继续存在，而剥落。如果剥落的氧化物垫埋入铝薄膜中，铝的蚀刻停止会形成铝桥接缺陷。

而几种常用的晶边处理方法，比如WEE(晶边边缘曝光)、EBR(边缘光刻胶去除)、湿法背部清洗经过测试发现不能很好地克服这种缺陷，因此，需要提出一种新的半导体器件的制作方法，以提高制造的半导体器件的良率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以克服由于晶边膜层不均引起的器件良率问题。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体晶圆，在所述半导体晶圆上沉积层间介电层，并在所述层间介电层中形成用于形成互连结构的沟槽；执行第一晶边处理工艺，以去除所述层间介电层位于晶边区域中的部分；填充所述沟槽形成互连结构。

进一步地，在所述第一晶边处理工艺之后，填充所述沟槽形成互连结构之前还包括对所述层间介电层进行湿法清洗的步骤。

进一步地，在对所述层间介电层进行湿法清洗之后，填充所述沟槽形成互连结构之前还包括在所述层间介电层的晶边区域形成覆盖层的步骤。

进一步地，所述层间介电层为顶部层间介电层，所述互连结构为顶部金属层。

进一步地，还包括下述步骤：在所述顶部金属层上形成钝化层，并在所述钝化层中形成用于填充导电材料的沟槽；执行第二晶边处理工艺，以去除所述钝化层位于晶边区域中的部分；在所述钝化层上形成填充所述沟槽并覆盖所述钝化层的导电材料层；图形化所述导电材料层形成焊盘以及引线。

进一步地，在所述第二晶边处理工艺之后，形成所述导电材料层之前还包括对所述钝化层进行湿法清洗的步骤。

进一步地，在对所述钝化层进行湿法清洗之后，形成所述导电材料层之前还包括在所述钝化层的晶边区域形成覆盖层的步骤。

进一步地，在所述导电材料层形成之后，图形化之前还包括去除所述导电材料层位于晶边区域的部分，并在所述导电材料层的晶边区域形成覆盖层的步骤。