[发明专利]半导体封装及其制造过程

说明书

本发明提供一种半导体封装，具有第一重分布层、第一晶粒、第二重分布层以及表面涂布层。第一晶粒包覆在封胶材料内且设置在第一重分布层上并与第一重分布层电连接。第二重分布层设置在封胶材料上、第一晶粒上并与第一晶粒电连接。第二重分布层包括具有至少一接触垫的最顶金属化层，而至少一接触垫包括凹部。表面涂布层覆盖最顶金属化层的一部分且暴露至少一接触垫的凹部。

技术领域

本发明实施例涉及一种半导体结构及其制造过程，尤其涉及一种半导体封装及其制造过程。

背景技术

半导体元件用于多种电子应用上，像是个人计算机、手机、数字相机以及其他电子设备。半导体元件通常藉由在半导体衬底上依序沉积绝缘层或介电层、导体层以及半导体层或半导体材料，并使用光刻法图案化多种材料层以于半导体衬底上形成线路组件以及构件来制备。许多集成电路通常被制造在单一个半导体晶片上。可将所述晶片(wafer)的晶粒(dies)在晶片阶段(wafer level)处理与封装，且用于晶片级封装(wafer levelpackaging)的各种技术业已开发。

发明内容

本发明实施例提供一种具有凹部的接触垫的半导体封装，其使得焊膏与焊球或凸块能被准确地定位在接触垫上，进而改善落球良率(ball drop yield)并提升封装可靠度。

本发明实施例提供一种半导体封装具有第一重分布层、第一晶粒、第二重分布层以及表面涂布层。第一晶粒包覆在封胶材料内并与第一重分布层耦接。第二重分布层设置在封胶材料上、第一晶粒上并与第一晶粒耦接。第二重分布层包括最顶介电材料层与具有至少一接触垫的最顶金属化层，且至少一接触垫包括凹部，凹部低于最顶介电材料层的顶面。表面涂布层覆盖最顶金属化层的侧面且暴露至少一接触垫的凹部，而表面涂布层的一部分从至少一接触垫的凹部突出。

本发明实施例提供另一种半导体封装包括：第一晶粒、内连线结构以及至少一导体构件。第一晶粒密封在封胶材料中。内连线结构设置在封胶材料旁，且内连线结构包括多个通孔、第一重分布层以及第二重分布层。通孔贯穿封胶材料。第一重分布层设置在第一晶粒的第一侧处并与通孔连接。第二重分布层设置在第一晶粒的第二侧处、封胶材料上以及第一重分布层上方并与通孔连接。第一重分布层与第二重分布层藉由通孔连接。第二重分布层包括具有至少一接触垫的最顶金属化层以及表面涂布层。表面涂布层覆盖最顶金属化层的一部分，而至少一接触垫包括被表面涂布层暴露的凹部。至少一导体构件设置在至少一接触垫的凹部上。至少一接触垫的凹部暴露出表面涂布层的侧壁的一部分，而在第二重分布层的顶面的法线方向上量测从凹部的最低点至第二重分布层的顶面之间的距离大于在法线方向上的表面涂布层的侧壁的被暴露部分的高度。

本发明实施例提供一种半导体封装的制造过程，其步骤包括：提供载体；在载体上形成第一重分布层，其中第一重分布层包括具有至少一接触垫的金属化层在载体上；在第一重分布层上形成多个通孔，其中通孔与第一重分布层电性连接；将第一晶粒设置在第一重分布层上；将第一晶粒与通孔包覆在封胶材料内；在封胶材料上与第一晶粒的正面上形成第二重分布层，其中第二重分布层电性连接至通孔及第一晶粒；将保护层设置在第二重分布层上；将载体从第一重分布层剥离，以暴露出金属化层；蚀刻第一重分布层的金属化层，以在至少一接触垫中形成凹部。

本发明实施例提供又一种半导体封装包括：第一晶粒、内连线结构以及至少一导体构件。第一晶粒密封在封胶材料中。内连线结构设置在封胶材料旁。内连线结构包括：多个通孔、第一重分布层以及第二重分布层。通孔贯穿封胶材料。第一重分布层设置在第一晶粒的第一侧处，并与通孔连接。第二重分布层设置在第一晶粒的第二侧处、封胶材料上以及第一重分布层上方，并与通孔连接。第一重分布层与第二重分布层藉由通孔连接。第二重分布层包括：具有至少一接触垫的最顶金属化层、表面涂布层以及最顶聚合物介电材料层。表面涂布层覆盖最顶金属化层的顶侧面，且暴露至少一接触垫的凹部。表面涂布层夹置在最顶聚合物介电材料层与至少一接触垫的侧壁之间。至少一导体构件设置在至少一接触垫的凹部上。凹部低于最顶聚合物介电材料层的顶面，且至少一导体构件与被凹部暴露的表面涂布层的侧壁的一部分接触。