[发明专利]一种低温外延方法及装置

说明书

技术领域

本发明属于半导体制造领域，涉及一种低温外延方法及装置。

背景技术

随着集成电路的尺寸越来越小，以及对于集成电路的要求逐渐增加，晶体管需要随着越来越小的尺寸而具有较高的驱动电流，因此发展出鳍式场效应晶体管(Fin field-effect transistors；FinFETs)。

与平面的晶体管相似，可在鳍式场效晶体管的源极与漏极区上形成源极与漏极硅化物。然而，由于鳍式场效晶体管的鳍片通常很窄，因此会发生电流聚集(current crowding)现象。此外，要在鳍片的源极/漏极上放置接触插塞很困难，因此使用外延工艺在鳍片上形成外延半导体层，以增加鳍片的体积。

然而，外延工艺会有一些缺点。图1显示半导体结构的剖面图，其包含源极/漏极区(其为原始鳍片2的一部分)，以及外延生长在源极/漏极区上的外延层4。与传统的平面元件相比较，源极/漏极区2的体积并未被浅沟槽隔绝区6(shallow trench isolation；STI)局限，由于外延层4在(111)结晶面上的生长速率小于其他结晶面，因此外延层4的外侧表面会产生矩形(或近似矩形)的轮廓，其如同原始鳍片2的轮廓。此外，外延层4会横向地延伸，并形成多个面8(facet)，这会造成相邻的鳍片上所生长的外延层之间的距离过度的缩减，因此，其融合视窗(merging window)会减小。在融合视窗的范围中，相邻的鳍片上所生长的外延层不会融合。再者，即使相邻的外延层4属于同一个多鳍片鳍式场效晶体管(multi-fin FinFET)的源极/漏极区，相邻的鳍片2上所生长的外延层4的融合也会造成不希望的空隙10产生，如图2所示。

专利US2011/0210404A1公开了通过沉积-蚀刻工艺来解决上述问题，即首先在半导体鳍片的上表面与侧壁上外延生长外延层，然后通过蚀刻步骤移除一部分外延层来改善外延层表面轮廓。如图3所示，显示为该专利中经过沉积-蚀刻-再沉积步骤所呈现的半导体结构的剖面图，其中，基底20中设有两个浅沟槽隔绝区22，鳍片24水平地介于两个浅沟槽隔绝区22之间，且位于两个浅沟槽隔绝区22之上，鳍片24表面的外延层36由第一次沉积及蚀刻工艺形成的外延层36_1与再沉积的外延层36_2叠加而成，图中虚线为两层外延层36_1、36_2的界面，图3中还示出了再沉积之后外延层所增加的部分的厚度T。在该专利中，通过至少一次沉积-蚀刻循环之后，若外延层融合，则经由外延层的融合所产生的空隙会减小，且可能被消除。然而这种方法中，对沉积-蚀刻过程中工艺条件的优化控制比较困难，因为外延沉积、刻蚀、再沉积过程是在同一腔体中、原位(in-situ)依次进行的，各阶段工艺温度、工艺气压及运载气体流量均一致。并且这种方法中，刻蚀外延层所需工艺温度较高(750℃以上)，对于一些需要低温外延的材料(例如650℃左右外延的锗硅材料)，这个工艺温度会对外延层产生不良影响，从而劣化器件性能。

因此，如何提供一种低温外延方法及装置，以在较低的工艺温度条件下实现半导体鳍片表面外延层的刻蚀，改善外延层的表面轮廓，避免外延层的融合，或减小融合后所产生的空隙，成为本领域技术人员亟待解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低温外延方法及装置，用于解决现有技术中相邻半导体鳍片表面的外延层容易融合，且存在较大融合间隙的问题。

为实现上述目的及其他相关目的，本发明提供一种低温外延方法，所述低温外延方法包括如下步骤：

S1：提供一基片，所述基片包括基底及突出于所述基底表面的至少一条半导体鳍片；

S2：在所述半导体鳍片的侧壁及上表面外延生长外延层；

S3：采用经过紫外光照射而裂解的刻蚀气体对所述外延层进行刻蚀，以减薄所述外延层的厚度。

可选地，重复所述步骤S2-S3至少一次。

可选地，基于所述半导体鳍片的侧壁及上表面的外延层制作鳍式场效应晶体管的源极或漏极。

可选地，继续在减薄后的外延层表面进行外延层的生长。

可选地，基于所述半导体鳍片的侧壁及上表面的外延层制作鳍式场效应晶体管的源极或漏极。

可选地，所述步骤S2及步骤S3在同一反应腔体内完成。

可选地，于所述步骤S3中，所述刻蚀气体在未被裂解的状态下包括Cl₂、HCl及HF中的至少一种。

可选地，于所述步骤S3中，选用的温度范围是650-750℃。