[发明专利]基于沟道晶向选择的压应变Si PMOS器件及其制备方法

权利要求书

1.一种基于沟道晶向选择的压应变SiPMOS器件的制备方法，其特征在于，包括：

S101、选取厚度为2um、晶面为(001)的单晶Si衬底为初始材料；

S102、在温度为575～675℃下，利用分子束外延工艺，在所述单晶Si衬底上生长一层厚度为150～200nm弛豫SiC外延层，其中，所述弛豫SiC外延层生长的工艺参数为：C组分为1.30％～2％，H₂气源流速为150ml/min，NPS气源流速为50ml/min，SiCH₆气源流速为1ml/min；

S103、在500～700℃下，在所述弛豫SiC外延层上利用CVD工艺淀积10～20nm的应变Si层，所述应变Si层采用压应变硅沟道材料，并且采用[110]晶向作为双轴应变Si/(001)Si_1-xC_xPMOS沟道的晶向；

S104、在250～300℃下，采用原子层淀积工艺，在所述应变Si层表面淀积厚度为2～3nm的HfO₂层；

S105、利用电子束蒸发工艺在所述HfO₂层表面淀积厚度为10～20nm的Al-Cu层；

S106、利用刻蚀工艺选择性蚀掉指定区域的所述Al-Cu层和所述HfO₂层形成栅极；

S107、利用自对准工艺，对异于所述栅极区的器件表面进行B离子注入，形成浓度为2×10¹⁹～3×10¹⁹cm^-3的源漏区，并在250～300℃、N₂环境下快速热退火30s，形成源漏极；

S108、利用CVD工艺在所述源漏极淀积厚度为20～30nm的BPSG，形成电介质层；

S109、利用硝酸和氢氟酸刻蚀所述电介质层形成源漏接触孔；

S110、利用电子束蒸发工艺在所述源漏接触孔表面淀积厚度为10～20nm的W层，形成源漏接触；

S111、利用刻蚀工艺选择性蚀掉指定区域的所述W层，采用CMP工艺进行平坦化处理；

S112、利用CVD工艺在所述电介质层表面淀积厚度为20～30nm的SiN层用于钝化所述电介质层，最终形成所述基于沟道晶向选择的压应变SiPMOS器件。

2.一种基于沟道晶向选择的压应变SiPMOS器件，其特征在于，包括单晶Si衬底层、弛豫SiC外延层、应变Si层、栅介质层、金属栅极层、BPSG介质层及SiN层；其中，所述PMOS器件由权利要求1所述的方法制备形成。