[发明专利]栅控二极管及其形成方法

说明书

一种栅控二极管及其形成方法，所述栅控二极管包括：衬底，所述衬底上具有鳍部；位于所述鳍部表面的第一栅极结构；位于所述第一栅极结构两侧鳍部内的第一掺杂区和第二掺杂区；位于所述第一掺杂区表面上的第一连接插塞，所述第一连接插塞覆盖所述第一栅极结构露出的所述第一掺杂区表面；位于所述第二掺杂区表面上的第二连接插塞。本发明还提供形成上述栅控二极管的方法。本发明通过形成覆盖第一掺杂区表面的第一连接插塞，增大了第一连接插塞与第一掺杂区的接触面积，有效的增大了第一连接插塞与第一掺杂区交界面电流通道的宽度，改善了第一连接插塞与第一掺杂区交界面电流拥堵问题，提高了所形成栅控二极管的性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种栅控二极管及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

随着半导体器件尺寸的缩小，半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中常采用静电放电(ESD，Electrostatic Discharge)保护电路以减小芯片静电损伤。现有技术的静电放电保护电路一般包括具有鳍式场效应晶体管结构的栅控二极管。

然而，随着半导体器件的尺寸不断缩小，具有鳍式场效应晶体管结构的栅控二极管往往存在性能不足的问题。

发明内容

本发明解决的问题是提供一种栅控二极管及其形成方法，以提高栅控二极管的性能。

为解决上述问题，本发明提供一种栅控二极管，包括：

衬底，所述衬底上具有鳍部；位于所述鳍部表面的第一栅极结构，所述第一栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面；位于所述第一栅极结构两侧鳍部内的第一掺杂区和第二掺杂区，所述第一掺杂区内具有第一类型掺杂离子，所述第二掺杂区内具有第二类型掺杂离子；位于所述第一掺杂区表面上的第一连接插塞，所述第一连接插塞为栅控二极管的电流输入端，所述第一连接插塞覆盖所述第一栅极结构露出的所述第一掺杂区表面；位于所述第二掺杂区表面上的第二连接插塞，所述第二连接插塞为栅控二极管的电流输出端。

可选的，所述第一连接插塞还与所述第一栅极结构的顶部表面接触。

可选的，所述栅控二极管还包括位于所述衬底和鳍部内的阱区，所述阱区内具有第二类型掺杂离子；所述第一栅极结构包括第一功函数层，所述第一功函数层为第一类型功函数层。

可选的，所述第一连接插塞在所述第一栅极结构顶部表面的投影面积与所述第一栅极结构顶部表面积的比值在1/3到2/3范围内。

可选的，所述第一栅极结构包括第一栅极叠层和位于所述第一栅极叠层侧壁的第一侧墙；所述第一连接插塞还覆盖所述第一侧墙表面。

可选的，所述栅控二极管还包括：位于所述鳍部表面的第二栅极结构，所述第二栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面，所述第二栅极结构与所述第一栅极结构间具有预设间隔；所述第一掺杂区位于所述第一栅极结构和所述第二栅极结构之间的鳍部内；所述第一连接插塞填充于所述第一栅极结构和第二栅极结构之间的间隙，且与所述第一栅极结构和第二栅极结构的顶部表面接触。