[发明专利]半导体器件的制作方法及半导体器件和电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。

近年来，随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步，但是随着尺寸的不断缩小，平面性闪存存储器已经快达到尺寸极限，无法继续缩小。为解决平面闪存遇到的困难以及追求求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NAND闪存。其中一种3D NAND闪存为垂直沟道结构，在制作这种结构的3D NAND闪存，如图1所示，首先在半导体衬底100上形成交错堆叠的虚拟介电层101和层间介电层102(比如，SiN/SiO2)，然后通过干法刻蚀在层间介电层和虚拟介电层中形成沟道开孔，最后在沟道开孔的底部外延形成掺杂硅层。并且，为了形成外延形成掺杂硅层，在硅外延生长之前，需要先去除沟道开孔底部的半导体衬底表层的氧化层(由环境氧化而形成)，该步骤通过使用氢氟酸湿法刻蚀来完成，然后，如前所述层间介电层也通过使用氧化物，因而在去除半导体衬底表层的氧化层时，也会刻蚀掉部分层间介电层，如图1所示，这样使得沟道开孔的关键尺寸和侧壁的粗糙度增加，这将对最终的器件造成影响，使其性能不能达到预定设计。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，该方法包括：提供半导体衬底，在所述半导体衬底上形成有多层交错堆叠的层间介电层和虚拟介电层，所述虚拟介电层形成于相邻的层间介电层之间，在所述层间介电层以及虚拟介电层中形成有沟槽，所述沟槽露出所述衬底；在所述沟槽的侧壁上形成牺牲氧化层；去除所述牺牲氧化层和所述沟槽底部露出的所述半导体衬底表层的氧化层；在所述沟槽底部的所述半导体衬底上形成半导体层。

进一步地，在所述沟槽的侧壁上形成牺牲氧化层的步骤包括：形成覆盖所述沟槽侧壁、底部以及层间介电层/虚拟介电层表面的牺牲氧化层；去除所述沟槽底部以及层间介电层/虚拟介电层表面的牺牲氧化层。

进一步地，所述牺牲氧化层为硅的氧化物。

进一步地，在去除所述牺牲氧化层和所述沟槽底部的所述半导体衬底表层的氧化层的步骤中，使用基于氢氟酸的化学溶液或使用SiCoNi清洗工艺。

本发明的半导体器件的制作方法，通过在沟道开孔的侧壁上形成牺牲氧化层，因而在去除沟道表层的自然氧化层时，可以保护层间介电层不受损伤，因而不会使沟道开孔的关键尺寸扩大，也不会影响沟道开孔的侧壁粗糙度，进而使最终器件的性能更好。

本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有多层交错堆叠的层间介电层和虚拟介电层，所述虚拟介电层形成于相邻的层间介电层之间，所述层间介电层以及虚拟介电层中形成有沟槽，在所述沟槽的底部的半导体衬底上形成有半导体层。

本发明提出的半导体器件沟道开孔具有更好的关键尺寸以及侧壁粗糙度，因而器件性能更好。

本发明再一方面提供一种电子装置，其包括上述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了一种常规3D NAND器件制作方法形成的半导体器件的剖面示意图；

图2示出了根据本发明的半导体器件的制作方法的步骤流程图；

图3A～图3E示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；

图4示出了根据本发明一实施方式的半导体器件的结构示意图。

具体实施方式