[发明专利]一种掩膜结构及掩膜结构的制作方法

说明书

技术领域

本发明涉及显示器件制造技术领域，尤其涉及一种掩膜结构及掩膜结构的制作方法。

背景技术

近年来，随着半导体器件的广泛应用，各种沟槽型半导体器件的使用越来越普遍，硬掩膜工艺是在半导体上加工沟槽的一个关键步骤。

利用硬掩膜工艺在半导体上加工沟槽的步骤主要包括：先在衬底101上的掩膜结构102上干法刻蚀出贯穿所述掩膜结构的等宽的沟槽，再通过所述掩膜结构的沟槽在衬底101上干法刻蚀出衬底沟槽103，最终形成如图1所示的结构。由于干法刻蚀本身的特性，在刻蚀到衬底沟槽底部时，衬底沟槽上部向两侧扩展，最终形成上宽下窄的倒梯形衬底沟槽，可见，通过该方法形成的衬底沟槽与预设的上下同宽的衬底沟槽有较大的偏大，进而导致半导体器件的漏电增大，良率降低。

为此，需要提供一种掩膜结构及掩膜结构的制作方法，以刻蚀出上下同宽的衬底沟槽。

发明内容

本发明提供一种掩膜结构及掩膜结构的制作方法，利用该掩膜结构可刻蚀出上下同宽的衬底沟槽，从而降低半导体器件的漏电，提高半导体器件的良率。

第一方面，本发明提供一种掩膜结构，应用于衬底上，包括：位于所述衬底上的氧化层和位于所述氧化层上的绝缘层，在所述氧化层上设有氧化层沟槽，在所述绝缘层上设有与所述氧化层沟槽贯穿的绝缘层沟槽，所述氧化层沟槽的宽度大于所述绝缘层沟槽的宽度。

优选的，所述绝缘层沟槽的两侧和所述氧化层沟槽的两侧以同一条轴线对称设置。

优选的，所述氧化层沟槽宽度与所述绝缘层沟槽宽度之差为所述氧化层沟槽宽度的2％-50％。

优选的，所述氧化层的材料为二氧化硅，所述绝缘层的材料为氮化硅，所述衬底的材料为硅。

第二方面，本发明还涉及一种所述的掩膜结构的制作方法，包括：

在所述衬底上依次形成所述氧化层和所述绝缘层；

在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽，所述沟槽包括所述氧化层上的氧化层沟槽和所述绝缘层上的绝缘层沟槽；

继续刻蚀所述氧化层，以形成沟槽宽度大于所述绝缘层沟槽宽度的氧化层沟槽。

优选的，在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽，包括：

通过干法刻蚀在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽。

优选的，继续刻蚀所述氧化层，包括：

通过湿法刻蚀继续刻蚀所述氧化层。

由上述技术方案可知，利用本发明的掩膜结构对衬底进行刻蚀时，由于所述绝缘层沟槽的宽度小于预设衬底沟槽的宽度，因此衬底的刻蚀面较窄，在刻蚀到衬底沟槽底部时，衬底沟槽上部向两侧扩展，最终可形成上下同宽，且宽度等于所述氧化层沟槽的宽度的衬底沟槽，从而降低半导体器件的漏电，提高半导体器件的良率，采用先刻蚀贯穿沟槽，再继续刻蚀所述氧化层的方法，便于精确控制所述氧化层沟槽的缩进量，以形成上窄下宽的两个沟槽。

附图说明

图1为现有技术中干法刻蚀形成的具有掩膜结构的衬底的结构示意图；

图2为掩膜结构的制作方法的流程图；

图3为本发明一实施例提供的刻蚀前的具有掩膜结构的衬底的结构示意图；

图4为在图3的绝缘层上涂敷光刻胶，并在光刻胶上刻蚀出沟槽的结构示意图；

图5为在图4的掩膜结构上刻蚀出贯穿且等宽的沟槽的结构示意图；

图6为继续刻蚀图5所示的氧化层后的结构示意图；

图7为在图6所示的衬底上刻蚀出衬底沟槽的结构示意图。

附图标记说明

图1中：衬底101 掩膜结构102 衬底沟槽103

图3-图7中：衬底201 氧化层202 绝缘层203 氧化层沟槽204绝缘层沟槽205 衬底沟槽206 光刻胶207。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

如图6所示，本发明实施例的一种掩膜结构，应用于衬底201上，包括：位于所述衬底201上的氧化层202和位于所述氧化层202上的绝缘层203，在所述氧化层202上设有氧化层沟槽204，在所述绝缘层203上设有与所述氧化层沟槽204贯穿的绝缘层沟槽205，所述氧化层沟槽204的宽度大于所述绝缘层沟槽205的宽度。