[发明专利]一种半导体器件及其制造方法、电子装置在审

专利信息
申请号: 201610392502.2 申请日: 2016-06-03
公开(公告)号: CN107464809A 公开(公告)日: 2017-12-12
发明(设计)人: 杨晓芳;王鷁奇;蔡建祥 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号: H01L27/11 分类号: H01L27/11;H01L21/8244
代理公司: 北京市磐华律师事务所11336 代理人: 董巍,高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体器件 及其 制造 方法 电子 装置
【权利要求书】:

1.一种半导体器件的制造方法,其特征在于,包括:

提供半导体衬底,在所述半导体衬底中形成有隔离结构;

在所述半导体衬底上依次形成栅极介电层、栅极材料层和介质层;

图案化依次层叠的所述栅极介电层、栅极材料层和介质层,以形成位于所述隔离结构上的电容器叠层结构和位于所述隔离结构之间的半导体衬底上的MOS晶体管栅极叠层结构;

在所述电容器叠层结构和MOS晶体管栅极叠层结构两侧形成侧壁结构;

沉积内连材料层,覆盖所述介质层、侧壁结构、隔离结构和半导体衬底;

图案化所述内连材料层,以形成第一内连层,通过所述第一内连层将所述MOS晶体管的源极延伸至邻近的所述隔离结构上的电容器叠层结构上。

2.根据权利要求1所述的方法,其特征在于,所述电容器叠层结构中的栅极材料层、介质层与所述第一内连层构成电容器结构。

3.根据权利要求1所述的方法,其特征在于,所述内连材料层的材料包括多晶硅,所述栅极材料层的材料包括多晶硅。

4.根据权利要求1所述的方法,其特征在于,在图案化所述内连材料层的步骤中,同时形成第二内连层,通过所述第二内连层将所述MOS晶体管的漏极延伸至邻近的所述隔离结构上。

5.根据权利要求1所述的方法,其特征在于,在图案化所述内连材料层之后,位于所述MOS晶体管叠层结构中的介质层被去除,位于所述电容器叠层结构中的介质层被部分去除。

6.根据权利要求1所述的方法,其特征在于,所述半导体器件为伪静态随机存取存储器。

7.根据权利要求1所述的方法,其特征在于,图案化所述内连材料层之后,还包括如下步骤:在所述半导体衬底上形成层间介电层,在所述层间介电层中形成多个接触塞,所述接触塞的底端分别电性连接所述电容器叠层结构中的栅极材料层和所述MOS晶体管的漏极。

8.根据权利要求7所述的方法,其特征在于,底端电性连接所述电容器叠层结构中的栅极材料层的接触塞的顶端电性连接接地端,底端电性连接所述MOS晶体管的漏极的接触塞的顶端电性连接位线,所述MOS晶体管的栅极材料层作为字线。

9.一种采用权利要求1-8之一所述的方法制造的半导体器件,由所述电容器叠层结构中的栅极材料层、介质层和第一内连层构成的电容器结构作为伪静态随机存取存储器存储单元的一部分,所述MOS晶体管作为所述伪静态随机存取存储器存储单元的另一部分。

10.一种电子装置,其特征在于,所述电子装置包括权利要求9所述的半导体器件。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201610392502.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top