[发明专利]集成超高压电阻的集成电路器件及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种集成超高压电阻的集成电路器件及其制作方法。

背景技术

高压电阻一般是作为一个单独封装的分立器件，与电源管理集成电路(integrated circuit，简称IC)、高压功率管(如沟槽型垂直双扩散场效应晶体管(Vertical Double Diffused Metal Oxide Semiconductor，简称VDMOS)，高压三极管)等器件一起制作在电路板上，实现交流转直流(AC-DC)电源管理及转换功能。高压电阻在电路中可以充当启动分压电阻的作用，需要耐受500V以上的电压。

现有的半导体芯片制造工艺平台中，通常用掺杂多晶硅来制作集成的半导体电阻，但这类电阻一般是常规电阻，无法耐受500V以上的电压，不能直接用来替代分立的高压电阻。

鉴于此，如何在集成电路器件中集成能够耐受500V以上电压的高压电阻，以节省高压电阻器件的封装成本，并提升模块可靠性成为目前需要解决的技术问题。

发明内容

针对现有技术中的缺陷，本发明提供了一种带埋层沟槽功率器件及其制作方法，能够在集成电路器件中集成能够耐受500V以上电压的高压电阻，节省高压电阻器件的封装成本，并提升模块可靠性。

第一方面，本发明提供一种集成超高压电阻的集成电路器件制造方法，包括：

在衬底中形成N型阱区和P型阱区，并在所述N型阱区和所述P型阱区表面的部分区域形成场氧化层；

在所述场氧化层上预制作高压电阻的区域形成氮化硅层和覆盖所述氮化硅层的氧化硅层；

在所述衬底未被所述场氧化层覆盖的区域形成栅氧化层；

在所述氧化硅层、所述N型阱区上的栅氧化层以及所述P型阱区上的栅氧化层上分别形成无掺杂多晶硅；

对所述氧化硅层上形成的无掺杂多晶硅进行掺杂，形成高阻多晶硅，并对所述栅氧化层上形成的无掺杂多晶硅进行掺杂，形成低阻多晶硅。

可选的，所述在所述场氧化层上预制作高压电阻的区域形成氮化硅层和覆盖所述氮化硅层的氧化硅层，包括：

在形成有N型阱区、P型阱区和场氧化层的衬底表面上形成一层氮化硅薄膜；

在所述氮化硅薄膜上形成一层氧化硅薄膜；

对所述氧化硅薄膜进行刻蚀，在所述场氧化层上预制作高压电阻的区域形成氧化硅层；

剥除未被所述氧化硅层覆盖的氮化硅薄膜，得到氮化硅层。

可选的，所述在所述氮化硅薄膜上形成一层氧化硅薄膜，包括：

利用低压力化学气相沉积法，在所述氮化硅薄膜上形成一层氧化硅薄膜。

可选的，所述对所述氧化硅薄膜进行刻蚀，在所述场氧化层上预制作高压电阻的区域形成氧化硅层，包括：

在所述场氧化层上预制作高压电阻的区域的氧化硅薄膜上形成光刻胶层，并进行曝光显影；

将所述光刻胶层作为掩膜，对所述氧化硅薄膜进行刻蚀，在所述场氧化层上预制作高压电阻的区域形成氧化硅层；

去除所述光刻胶层。

可选的，所述将所述光刻胶层作为掩膜，对所述氧化硅薄膜进行刻蚀，包括：

将所述光刻胶层作为掩膜，采用缓冲氢氟酸BOE对所述氧化硅薄膜进行刻蚀。

可选的，所述剥除未被所述氧化硅层覆盖的氮化硅薄膜，包括：

在预设温度范围的磷酸溶液中将未被所述氧化硅层覆盖的氮化硅薄膜剥除。

可选的，所述场氧化层的厚度在3000-6000A之间；

和/或，

所述无掺杂多晶硅的厚度在2000-6000A之间；

和/或，

对所述氧化硅层上形成的无掺杂多晶硅进行掺杂的掺杂元素为B11或者P31；

和/或，

所述氮化硅层的厚度小于所述氧化硅层的厚度。

可选的，所述氮化硅层的厚度在100-1000A之间；

和/或，

所述氧化硅层的厚度在3000-10000A之间。

可选的，在所述对所述氧化硅层上形成的无掺杂多晶硅进行掺杂，形成高阻多晶硅，并对所述栅氧化层上形成的无掺杂多晶硅进行掺杂，形成低阻多晶硅之后，所述制作方法还包括：

分别对所述栅氧化层下方的N型阱区和P型阱区进行光刻注入，形成源区和漏区；

在未被覆盖的场氧化层、氧化硅层、栅氧化层、高阻多晶硅和低阻多晶硅的上方形成介质层；

对所述介质层进行刻蚀，在高阻多晶硅、低阻多晶硅、源区和漏区的上方形成接触孔；