[发明专利]半导体结构及其制造方法

说明书

本发明揭示了一种半导体结构的制造方法。所述制造方法包括提供衬底，所述衬底上形成有第一介质层；在所述第一介质层上形成内核层，所述内核层包括多个条状结构及一连接结构，相邻的多个条状结构通过所述连接结构相连接形成第一切断区；在所述第一介质层上内核层两侧形成第二介质层，所述第二介质层呈折线状，所述第二介质层围绕所述第一切断区处形成第二切断区；去除所述内核层；在所述第二切断区上形成掩膜层；以所述掩膜层和第二介质层为掩膜，刻蚀所述第一介质层形成沟槽，暴露出衬底；去除所述掩膜层和第二介质层，在第一介质层中形成最终切断区；在所述沟槽中形成金属层。掩膜层在形成时可以有着更大的OVL和CD允许范围，提高了产品的良率。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体结构及其制造方法。

背景技术

光刻技术是制造集成电路产品时所使用的一种基本工艺。高阶光刻技术包括：(1)在衬底上形成光或辐射敏感材料(如光阻)；(2)选择性曝光(如DUV 或EUV光源)该辐射敏感材料以经由掩膜版以转移所定义的图像至该辐射敏感材料；以及(3)显影该辐射敏感材料的露出层。之后可以继续进行例如刻蚀、离子注入等其他工艺。

当然，集成电路制造的最终目标是要在集成电路产品上如实地再现原始电路设计。从历史上来看，集成电路产品中使用的特征尺寸和间距使使用单一图像光阻层来形成所需求的图像成为可能。然而，近几年来，随着产品的尺寸和间距被缩减，现有的光刻设备，如193nm波长的光刻设备，已无法形成具有所有整体目标图像特征的单一图案化的光阻层。因此，业界开发了包括执行多重曝光以定义单一目标图像的技术。一种这样的技术被称为多重图像化，例如双重自对准图像化(SADP)。

图1A至图1D示出了现有技术中的利用SADP进行集成电路产品制造的示意图。参考图1A，在衬底1上形成阻挡层2，并在阻挡层2上形成过渡层3；接着，参考图1B和图1C，其中图1C为图1B的俯视示意图，过渡层3呈多个方环形结构，为了使得最终获得的金属层6中存在切断区4(如图1D所示)，需要在过渡层3上设置掩膜层5；然后，请参考图1D，将过渡层3的图案转移至阻挡层2中，并在阻挡层2中形成金属层6。请继续参考图1B和图1C，在现有技术中，要求掩膜层5的边界落在过渡层3方环形的一个边上，即图1C中的虚线与过渡层方环形的一个边两侧之间的间距a至多只能是这个边的宽度b，这就对套刻(OVL)和关键尺寸CD带来了极大的挑战，并进一步影响和制约了后续工艺步骤。

因此，如何改善这一问题，对改善产品的质量有着重大的作用。

发明内容

本发明的目的在于提供一种半导体结构的制造方法及检测方法，解决现有技术中不能够对设备的安全问题进行有效检测的问题。

为解决上述技术问题，本发明提供一种半导体结构的制造方法，包括：

提供衬底，所述衬底上形成有第一介质层；

在所述第一介质层上形成内核层，所述内核层包括多个条状结构及一连接结构，部分相邻的多个条状结构通过所述连接结构相连接形成第一切断区；

在所述第一介质层上内核层两侧形成第二介质层，所述第二介质层呈折线状，所述第二介质层围绕所述第一切断区处形成第二切断区；

去除所述内核层；

在所述第二切断区上形成掩膜层；

以所述掩膜层和第二介质层为掩膜，刻蚀所述第一介质层形成沟槽，暴露出衬底；

去除所述掩膜层和第二介质层，在第一介质层中形成最终切断区；

在所述沟槽中形成金属层。

可选的，对于所述的半导体结构的制造方法，所述条状结构沿第一方向分布，所述连接结构沿第二方向分布，所述第一方向与第二方向垂直。