[发明专利]环栅III-V量子阱晶体管及锗无结晶体管及其制造方法

说明书

本发明提供一种环栅III‑V量子阱晶体管及锗无结晶体管及其制造方法，该器件包括III‑V量子阱晶体管及锗无结晶体管；所述III‑V量子阱晶体管包括：第一Ge带结构、N^‑型InGaAs层、N⁺型InGaAs层，所述N⁺型InGaAs层中形成有第一环形沟槽、半导体阻挡层、第一高K介质层以及第一金属栅；所述锗无结晶体管包括：第二Ge带结构、P⁺型Ge层，所述P⁺型Ge层中形成有第二环形沟槽、第二高K介质层以及第二金属栅。本发明提供了一种可以有效集成环栅III‑V量子阱晶体管及锗无结晶体管的方法，相比于平面结构，本发明的环栅III‑V量子阱晶体管及锗无结晶体管可以大大提高栅极的控制能力及器件的驱动能力，减小寄生电容，并大大提高器件载流子迁移率。

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及一种环栅III-V量子阱晶体管及锗无结晶体管及其制造方法。

背景技术

现今，大多数集成电路都是基于硅的，然而，随着集成电路特征尺寸的逐渐减小，现有的体硅材料和工艺已接近它们的物理极限，遇到了严峻的挑战。32纳米技术节点以下尤其是22纳米以下，晶体管的结构和材料将面临更多挑战。必须采取新的技术来提高性能(新材料、新结构及新工艺)。其中，引入新的沟道材料是主要革新途径。研究表明Ge具有较高的空穴迁移率、III-V族半导体材料(如GaAs、InP、InGaAs，InAs和GaSb)具有较高的电子迁移率，因此，在15纳米的节点后，新型硅基高迁移率材料将逐步由应变硅材料过渡到新型高迁移率Ge/III-V/石墨烯等半导体材料。

论文(M.Radosavljevic et al.,Non-Planar,Multi-Gate InGaAs Quantum WellField Effect Transistors with High-K Gate Dielectric and Ultra-Scaled Gate-to-Drain/Gate-to-Source Separation for Low Power Logic Applications,IEDM2010,pp.126-129)公开了一种非平面多栅极结构的InGaAs量子阱场效应晶体管，其主要公开的内容为在硅衬底上制作InGaAs鳍结构，然后采用高k栅介质实现栅-漏分离/栅-源分离的低功率逻辑电路。这种InGaAs量子阱场效应晶体管具有较高的电子迁移速率，可以提高逻辑电路的速度。如何能进一步加强器件栅控能力，增强驱动电流以及提高器件集成密度是业界需要进一步解决的技术问题。

专利号为US8884363B2的专利中，公开了一种环栅结构的硅纳米线晶体管，其主要内容为通过对SOI衬底的顶层硅及埋氧层进行图形化形成硅纳米线，然后去除支撑硅纳米线的部分埋氧层，使得欲制备栅极的位置形成悬空结构，最后基于该悬空结构制作环栅结构，然而，基于硅材料的纳米线仍然受到硅本身物理极限的影响，难以在较低的技术节点下进一步提高器件的性能。另外，该专利中所制作的晶体管的源漏掺杂与沟道掺杂相反，器件沟道形成在栅氧层表面区域，由于栅氧化层与半导体沟道界面的不完整性，载流子受到散射影响，导致迁移率下降及可靠性降低。

专利公开号为US20100164102A1的公开文本中，公开了一种硅鳍形结构上的Ge纳米带的制作方法，其主要通过在硅鳍形结构顶部生长GeSi后，通过氧化浓缩工艺形成Ge纳米带，这种工艺由于是在Si材料外面包覆GeSi材料，Ge的浓度相对较低，采用氧化浓缩工艺的时间较长，而且所形成的Ge纳米带的质量也比较难以保证。

鉴于以上所述，本发明提供一种能够有效提高栅区控制范围、降低寄生电阻，并将具有高电子迁移率的III-V量子阱晶体管以及具有高空穴迁移率的锗无结晶体管进行有效集成的方法。

发明内容