[发明专利]一种半导体器件及其制造方法和电子装置

说明书

本发明涉及一种半导体器件及其制造方法和电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上堆叠形成有外延层和扩散阻挡层；在所述扩散阻挡层上形成图案化的掩膜层；以所述掩膜层为掩膜对所述外延层进行离子注入并进行热退火，以形成硅通孔区域；去除所述扩散阻挡层，以露出所述硅通孔区域；在所述硅通孔区域以及所述硅通孔区域下方的所述半导体衬底部分的周围形成隔离结构，以形成硅通孔。本发明所述方法不需要额外的金属填充，避免了产生的孔洞(void)、研磨时的过度抛光(over polish)，以及金属与硅衬底(或氧化物绝缘层)之间的应力匹配等问题。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路板上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。

因此，目前在所述3D集成电路(integrated circuit，IC)技术中大都采用硅通孔(Through Silicon Via，TSV)以及位于硅通孔上方的金属互连结构形成电连接，然后进一步实现晶圆之间的键合。TSV(Through Silicon Via)目前对于3D-IC芯片的发展以及缩小芯片封装尺寸至关重要。

目前的TSV工艺需要利用金属作为互连，基本主要用金属铜；铜电镀(Cu ECP)、铜研磨(Cu CMP)等制程是关键。

同时许多工艺挑战也随之产生，例如电镀中产生的孔洞(void)、研磨时的过度抛光(over polish)，以及金属与硅衬底(或氧化物绝缘层)之间的应力匹配等等，使得TSV工艺中出现很多缺陷以及整合相关的问题。

因此，为解决目前工艺中的上述技术问题，有必要提出一种新的半导体器件及其制造方法和电子装置。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明的实施例提供了一种半导体器件的制造方法，所述方法包括：

所述方法包括：

提供半导体衬底，在所述半导体衬底上堆叠形成有外延层和扩散阻挡层；

在所述扩散阻挡层上形成图案化的掩膜层；

以所述掩膜层为掩膜对所述外延层进行离子注入并进行热退火，以形成硅通孔顶部区域；

去除所述扩散阻挡层，以露出所述硅通孔顶部区域；

在所述硅通孔顶部区域以及所述硅通孔顶部区域下方的所述半导体衬底部分的侧部周围形成隔离结构，且使得硅通孔顶部区域以及位于所述硅通孔顶部区域下方的所述半导体衬底部分共同形成硅通孔。

可选地，所述热退火的温度高于1100℃，退火时间大于100分钟。

可选地，所述半导体衬底具有第一表面和与之相对的第二表面，在所述第一表面上堆叠形成有所述外延层和所述扩散阻挡层；

从所述第二表面一侧形成所述隔离结构，以形成硅通孔。