[发明专利]一种低功耗的云终端用主板电路有效
申请号: | 201610342594.3 | 申请日: | 2014-07-25 |
公开(公告)号: | CN106027111B | 公开(公告)日: | 2018-04-17 |
发明(设计)人: | 马曰武;范蔚;于勇;张迎春 | 申请(专利权)人: | 山东中鸿云计算技术有限公司 |
主分类号: | H04B1/40 | 分类号: | H04B1/40 |
代理公司: | 济南舜源专利事务所有限公司37205 | 代理人: | 李江 |
地址: | 261061 山东省*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 功耗 终端 主板 电路 | ||
1.一种低功耗的云终端用主板电路,其特征在于:所述主板电路包括主板U1,所述主板U1的XURXD0/GPA0_0端、XUTXD0/GPA0_1端、XEINT16/KP_COL0/GPH2_0端、XpwmTOUT0/GPD0_0端、XpwmTOUT1/GPD0_1端、XpwmTOUT2/GPD0_2端和XpwmTOUT3/PWM_MIE/GPD20_3端接有云台控制电路,主板U1的XURXD1/GPA0_4端和XUTXD1/GPA0_5端接有Zigbee模块,主板U1的XuhDP端和XuhDM端接有USB集线模块,主板U1的Xi2sSCLK1/PCM_SCLK1/AC97BITCLK/GPC0_0端、Xi2sCDCLK1/PCM_EXTCLK1/AC97RESETn/GPC0_1端、Xi2sLRCK1/PCM_FSYNC1/AC97SYNC/GPC0_2端、Xi2sSDI1/PCM_SIN1/AC97SDI/GPC0_3端和Xi2sSDO1/PCM_SOUT1/AC97SDO/GPC0_4端接有音频模块和3G/4G模块,主板U1的Xmmc0CLK/GPG0_0端、Xmmc0CMD/GPG0_1端、Xmmc0CDn/GPG0_2端、Xmmc0DATA0/GPG0_3端、Xmmc0DATA1/GPG0_4端、Xmmc0DATA2/GPG0_5端和Xmmc0DATA3/GPG0_6端接SD卡,主板U1的Xi2cSDA0/GPD1_0端、Xi2cSCL0/GPD1_1端、XciPCLK/GPE0_0端、XciVSYNC/GPE0_1端、XciHREF/GPE0_2端、XciYDATA0/GPE0_3端、XciYDATA1/GPE0_4端、XciYDATA2/GPE0_5端、XciYDATA3/GPE0_6端、XciYDATA4/GPE0_7端、XciYDATA5/GPE1_0端、XciYDATA6/GPE1_1端、XciYDATA7/GPE1_2端、XciCLKenb/GPE1_3端和XciFIELD/GPE1_4端接有CMOS摄像头模块,主板U1的XnRESET端、XPWRRGTON端、XEINT2/GPH0_2端、Xi2cSDA2/IEM_SCLK/GPD1_4端、Xi2cSCL2/IEM_SPWI/GPD1_5端、XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2端和XmsmADDR3/CAM_B_D3/CF_IORDY/TS_SYNC/GPJ0_3端接有电源管理模块;
所述电源管理模块包括集成电路U2,集成电路U2的PVDD1端接SYSVDD,集成电路U2的PVDD2端接SYSVDD,集成电路U2的PVDD1端经电容C49接地,集成电路U2的PVDD2端经电容C48接地,集成电路U2的USBVMON端接USBVDD,集成电路U2的SYSVMON端接SYSVDD,集成电路U2的BATTVMON端接VBAT,集成电路U2的NTCBIAS端经电阻R23接NTCMON端,集成电路U2的NTCMON端接电池J5的2脚,集成电路U2的USBVDD1端、USBVDD2端、USBVDD3端和USBVDD4端分别接USBVDD,集成电路U2的USBVDD1端、USBVDD2端、USBVDD3端和USBVDD4端分别经电容C53接地,集成电路U2的SYSVDD1端、SYSVDD2-A端、SYSVDD2-B端、SYSVDD3-A端、SYSVDD3-B端、SYSVDD4端连接,集成电路U2的SYSVDD1端接SYSVDD,集成电路U2的SYSVDD1端经电容C55接地,集成电路U2的SYSVDD1端接集成电路U3的2脚和3脚,集成电路U2的SYSVDD1端接集成电路U3的7脚和6脚,集成电路U3的1脚接集成电路U2的WALLVDD端,集成电路U3的1脚接5V,集成电路U3的1脚经并联的电容C54和二极管D1接地,集成电路U3的1脚经保险丝F1接电池J4的1脚,电池J4的2脚和3脚接地,集成电路U3的4脚接集成电路U2的WALLENA端,集成电路U3的5脚接集成电路U2的BATTFETENA端,集成电路U3的8脚接集成电路U2的BATTVDD1端和BATTVDD2端,集成电路U3的8脚接VBAT,集成电路U3的8脚经电容C59接地,集成电路U3的8脚接电池J5的1脚,电池J5的3脚接地;
集成电路U2的GPIO1端接主板U1的XPWRRGTON端,集成电路U2的GPIO2端接主板U1的XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2端,集成电路U2的GPIO3端接主板U1的XmsmADDR3/CAM_B_D3/CF_IORDY/TS_SYNC/GPJ0_3端;
主板U1接云台控制模块,云台控制模块包括横向云台控制电路和纵向云台控制电路,主板U1的XURXD0/GPA0_0端、XUTXD0/GPA0_1端和XEINT16/KP_COL0/GPH2_0端接纵向云台控制电路;
所述主板U1的型号为S5PV210AH-A0,集成电路U3为SI6913DQ,集成电路U2为型号为WM8310G的电源管理芯片。
2.如权利要求1所述的一种低功耗的云终端用主板电路,其特征在于:所述主板U1的XOM0端经电阻R7接地,主板U1的XOM1端经插座J3接地,主板U1的XOM2端经电阻R6接地,主板U1的XOM3端经电阻R5接地,主板U1的XOM4端经电阻R4接地,主板U1的XOM5端经电阻R3接地,主板U1的XOM1端经电阻R1接VDD_IO,主板U1的XOM2端经插座J2接VDD_IO,主板U1的XOM3端经插座J1接VDD_IO,主板U1的XXTI端经电容C1接地,主板U1的XXTO端经电容C2接地,主板U1的XXTI端经电阻R8接XXTO端,主板U1的XXTI端经晶振X1接XXTO端,主板U1的XusbXTI端经电容C3接地,主板U1的XusbXTO端经电容C5接地,主板U1的XusbXTI端经电阻R11接XusbXTO端,主板U1的XusbXTI端经晶振X2接XusbXTO端,主板U1的XhdmiXTI端经电容C7接地,主板U1的XhdmiXTO端经电容C8接地,主板U1的XhdmiXTI端经电阻R14接X hdmiXTO端,主板U1的XhdmiXTI端经晶振X4接XhdmiXTO端,主板U1的XrtcXTI端经电容C4接地,主板U1的XrtcXTO端经电容C6接地,主板U1的XrtcXTI端经电阻R13接XrtcXTO端,主板U1的XrtcXTI端经晶振X3接XrtcXTO端,主板U1的XuhREXT端经电阻R10接地,主板U1的XuoREXT端经电阻R12接地,主板U1的NC/EPLL端经电容C9接地,主板U1的XDACIREF端经电阻R22接地,主板U1的XDACVREF端经电容C12接地,主板U1的XDACCOMP端经电容C11接地,主板U1的XmipiVREG_0P4V端经电容C10接地,主板U1的XHDMIREXT端经电阻R21接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东中鸿云计算技术有限公司,未经山东中鸿云计算技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610342594.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种减肥不反弹的茶饮及其制备方法
- 下一篇:一种消食解腻花茶