[发明专利]数据处理方法、存储器存储装置及存储器控制电路单元

说明书

本发明提供一种数据处理方法、存储器存储装置及存储器控制电路单元。此方法包括：接收第一写入数据；对第一写入数据执行低密度奇偶校验码的第一阶段编码操作并产生第一过渡数据；对第一过渡数据执行低密度奇偶校验码的第二阶段编码操作并产生第一错误更正码；接收第二写入数据；以及在对第一过渡数据执行低密度奇偶校验码的第二阶段编码操作的期间，对第二写入数据执行低密度奇偶校验码的第一阶段编码操作。借此，可提升对应于低密度奇偶校验码的数据处理效率。

技术领域

本发明是有关于一种编码与解码机制，且特别是有关于一种数据处理方法、存储器存储装置及存储器控制电路单元。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储介质的需求也急速增加。由于可复写式非挥发性存储器模块(例如，快速存储器)具有数据非挥发性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种便携式多媒体装置中。

一般来说，为了维持数据的可靠度，在将数据存储至可复写式非挥发性存储器模块之前，数据会先被编码以产生相应的错误更正码。然后，错误更正码会随着相对应的数据被存储至可复写式非挥发性存储器模块中。往后，当数据被从可复写式非挥发性存储器模块读取出来时，相对应的错误更正码即可用来更正数据中可能存在的错误。

一般来说，将低密度奇偶校验(low-density parity-check,LDPC)码应用于上述编码机制是很常见的。但是，在一般的LDPC编码电路中，必须要等到前一数据的错误更正码被完整产生，下一笔数据才能接续地被同一个编码电路处理。因此，若需要提高编码效率，则往往需要在存储器装置中配置更多的编码电路，从而浪费系统资源。此外，随着数据传输频宽越来越大，若编码效率没有对应提升，则存储器装置的数据存取速度也可能会受影响。

发明内容

有鉴于此，本发明提供一种数据处理方法、存储器存储装置及存储器控制电路单元，可提升对应于低密度奇偶校验(low-density parity-check,LDPC)码的数据处理效率。

本发明的一范例实施例提供一种数据处理方法，其用于编码存储于可复写式非挥发性存储器模块中的数据，所述数据处理方法包括：接收第一写入数据；对所述第一写入数据执行低密度奇偶校验码的第一阶段编码操作并产生第一过渡数据；对所述第一过渡数据执行所述低密度奇偶校验码的第二阶段编码操作并产生第一错误更正码，其中所述第一错误更正码连同所述第一写入数据被存储至所述可复写式非挥发性存储器模块中；接收第二写入数据；以及在对所述第一过渡数据执行所述低密度奇偶校验码的所述第二阶段编码操作的期间，对所述第二写入数据执行所述低密度奇偶校验码的所述第一阶段编码操作。

在本发明的一范例实施例中，所述数据处理方法还包括：在获得所述第一错误更正码之后，接续对第二过渡数据执行所述低密度奇偶校验码的所述第二阶段编码操作并产生第二错误更正码，其中所述第二过渡数据是对所述第二写入数据执行所述低密度奇偶校验码的所述第一阶段编码操作而产生，其中所述第二错误更正码连同所述第二写入数据被存储至所述可复写式非挥发性存储器模块中。

在本发明的一范例实施例中，所述低密度奇偶校验码的所述第一阶段编码操作与校验子产生操作是由错误检查与校正电路中的同一个电路模块执行，其中所述校验子产生操作用于产生校验子数据，其中所述校验子数据用于判断码字是否具有错误。