[发明专利]一种链路质量自适应调优方法

说明书

技术领域

本发明涉及集成电路芯片设计领域和数字通信技术领域，具体涉及一种链路质量自适应调优方法，一种面向高速串行接口Serdes的链路质量自适应调优方法。

背景技术

随着现代通信承载的信息量的飞速增长,用户对于高带宽的需求越来越迫切,传统的并行总线技术不再能够满足千兆位数据传输速率下的要求。高速串行接口技术的应用逐渐取代并行通信技术,成为高速通信领域的主流解决方案。SerDes(Serializer-Deserializer,串行-解串器)是高速串行接口协议物理层实现的主要部件,其性能表现直接关系到高速通信的质量。

对于高速(>5Gbps)SerDes，由于信号的抖动(如ISI相关的确定性抖动)可能会超过或接近一个符号间隔(UI, Unit Interval),单纯仅使用线性均衡器不再适用，线性均衡器对噪声和信号一起放大，对误码率没有显著改善。通过采用一种称作DFE (Decision Feedback Equalization)的非线性均衡器，通过跟踪过去多个UI的数据来预测当前bit的采样门限，只对信号放大，不对噪声放大，可以有效改善SNR，只要DFE的系数接近信道(channel)的脉冲相应，就可以到的比较理想的结果。但是信道是一个时变的媒介，比如温度电压工艺的慢变化等因素会改变信道channel的特性。因此DFE的系数需要自适应算法，自动扑获和跟随信道的变化。对于每个厂商而言，DFE系数自适应算法都是保密的，不对外公布，从Serdes用户的角度而言，若厂商提供的DFE ROM对Serdes链路质量改善不理想，则会对产品的性能造成较大影响。

发明内容

本发明要解决的技术问题是：本发明提出一种面向高速串行接口Serdes的链路质量自适应调优方法，一种基于PRBS-31伪随机序列码发生和比对，辅以芯片温差，传输误码率作为链路传输质量标志的调优方法。

本发明所采用的技术方案为：

一种链路质量自适应调优方法，对于高速串行接口Serdes的链路，所述方法通过将PRBS-31伪随机码发生/校验加入高速串行接口的去加重均衡过程，并以误码率和温度变化作为DFE结束判断标志，形成高速Serdes链路质量调优的固定流程。

所述方法包括7个环节：

1）发送端去加重参数配置，根据PCB板级高速信号仿真完整性仿真后得到的Tx EQ参数值，通过SMBUS总线将其写入Serdes配置模块对应的去加重（De-emphasis）配置寄存器中；

2）发送/接收端极性配置，完成所述的发送端EQ参数配置后，根据PCB板级设计中高速串行接口的PN翻转情况，对Serdes的Tx/Rx极性寄存器进行配置；

3）BIST模式以及校验模式配置，完成所述的发送/接收端极性配置后，将Serdes发送端Tx配置成BIST模式，开始发送PRBS-31伪随机序列码；接收端Rx打开数据比对，并配置期望的码型为PRBS-31；

4）接收端DFE 微代码上传，完成所述的BIST模式配置后，将基于判决反馈均衡算法（Decision Feedback Equalization）实现的自适应DFE程序微代码通过SMBUS总线上传写入芯片的RAM存储器中，上传完成后进行CRC校验并且通过；

5）接收端DFE模式配置以及开始自适应DFE，完成所述的DFE程序代码 CRC校验后，先将接收端的DFE模式寄存器配置成粗调（Coarse tuning）+ 参数定义迭代次数精调（Fine tuning）模式，然后打开DFE使能开关开始Serdes Rx自适应DFE过程，观测DFE状态寄存器直到粗调状态（Coarse status）和精调状态（Fine status）都显示完成，切换DFE模式为自适应循环模式（Adaptive one loop）；

6）监测序列码校验状态信息，完成所述的切换DFE模式为自适应循环模式后，将错误计数寄存器清0，开始监测该寄存器所显示的错误以及其累加速度，每10秒统计一次错误计数寄存器上的数据，若错误累加速度过快，即误码率（BER）大于10E-10，或者芯片温度（通过芯片内部温度传感器获得）上升过快，即10秒前后芯片温差大于10摄氏度，则继续保持执行自适应循环DFE 10秒；

7）DFE完成以及发送端数据源切换，若步骤6）中的两个条件都不满足，即误码率小于10E-10且温差小于10摄氏度，则DFE完成，关闭DFE使能后将高速串行接口的数据源从BIST测试数据序列切换到核心数据（Core data）。