[发明专利]应变堆叠的纳米片FET和/或量子阱堆叠的纳米片

权利要求书

1.一种制造纳米片堆叠结构的方法，所述纳米片堆叠结构具有一个或更多个子堆叠件，所述方法包括下述步骤：

生长一个或更多个子堆叠件的外延晶体初始堆叠件，子堆叠件中的每个具有至少三个层，牺牲层A和具有不同的材料性质的至少两个不同的非牺牲层B和C，其中，非牺牲层B和C在所有加工期间保持在与亚稳态对应的热力学或动力学的临界厚度以下，其中，牺牲层A仅放置在子堆叠件中的每个的顶部或底部处，子堆叠件中的每个使用牺牲层A中的一个在顶部或底部处连接到相邻的子堆叠件；

继续进行纳米片器件的制造流程，从而在外延晶体堆叠件的每个端部处形成柱结构，所述柱结构用于在选择性蚀刻牺牲层之后将纳米片保持在适当的位置；以及

相对于所有的非牺牲层B和C选择性地去除牺牲层A，同时堆叠件中的保留的层B和C通过柱结构保持在适当的位置，使得在去除牺牲层A之后，子堆叠件中的每个包含非牺牲层B和C，

其中，堆叠件中的所有层在整个制造工艺中保持基本上相同的晶格常数，所述相同的晶格常数与堆叠件中的所有层的材料在松弛状态下时的晶格常数不同。

2.如权利要求1所述的方法，其中，选择性地去除牺牲层A的步骤使用湿法蚀刻工艺来完成。

3.如权利要求1所述的方法，其中，初始堆叠件的所有层包括具有小于10％的晶格失配的材料。

4.如权利要求1所述的方法，其中，初始堆叠件的所有层包括具有小于5％的晶格失配的材料。

5.如权利要求1所述的方法，其中，在选择性地去除牺牲层A之后保留在每个子堆叠件中的所述至少两个非牺牲层包括在松弛状态下时具有不同的晶格常数的材料。

6.如权利要求1所述的方法，其中，纳米片结构用作MOSFET器件的沟道区的部分，其中，在选择性地去除层A之后保留在每个子堆叠件中的所述至少两个非牺牲层包括对于MOSFET中的主要载流子具有至少0.15eV的能带边缘阶跃的半导体材料。

7.如权利要求1所述的方法，其中，纳米片结构用作MOSFET器件的沟道区的部分，其中，在选择性地去除牺牲层A之后保留在每个子堆叠件中的所述至少两个非牺牲层包括在松弛状态下时具有不同的晶格常数的材料。

8.如权利要求7所述的方法，其中，层A包括SiGe合金，其中，层B和层C包括具有比层A低的Ge含量的SiGe合金，其中，层B和层C具有不同的Ge含量。

9.如权利要求8所述的方法，其中，层A包括90％或更高的Ge含量的SiGe合金，层B包括40％-80％的Ge的中间Ge含量的SiGe合金，层C包括小于20％的Ge的SiGe合金。

10.如权利要求9所述的方法，其中，在去除层A之后，子堆叠件具有包括底层B、中心层C和顶层B的结构。

11.如权利要求10所述的方法，其中，层C为3nm至4nm厚，层B为2nm至3nm厚，层A为至少10nm厚。

12.如权利要求7所述的方法，其中，子堆叠件中的至少一个包括牺牲层A、非牺牲层B和非牺牲层C¹和C²，其中，层A包括90％的Ge或更高的SiGe合金，所述至少一个子堆叠件在去除层A之后具有一种结构，所述结构包括：20％的Ge或更少的SiGe的底层C²、40％至80％的Ge的SiGe的相邻的层B、20％的Ge或更少的SiGe的相邻的层C¹、相邻的层B、相邻的顶Si层。

13.如权利要求12所述的方法，其中，层C¹为3nm至4nm厚，层B为2nm至3nm厚，层C²为0.4nm至1nm，层A为10nm厚。