[发明专利]一种保持时间违反的修复方法

说明书

一种保持时间违反的修复方法，首先从静态时序分析的结果中获取存在保持时间违反的路径起点、终点和违反值；然后选择保持时间违反路径的终点作为修复单元的待插入节点，每次修复在待插入节点插入一个缓冲单元或延时单元，以减少插入修复单元对其他路径时序的影响；其三，在插入修复单元的节点附近查找单元摆放的物理位置，通过移动设计中原有单元的位置以释放出修复单元所需的空间，并设定目标函数使得移动单元的总代价最小，对原设计的扰动较小；其四，生成相应的修复逻辑、摆放单元、移动单元位置的工程变更命令；最后，对修改过逻辑的连接关系进行重新布线，然后抽取寄生参数，进行静态时序分析确认保持时间修复完全。

技术领域

本发明涉及一种用于修复高密度物理设计中保持时间违反的方法。

背景技术

随着大规模以及超大规模集成电路的不断运用，工艺尺寸不断缩小，主流工艺已经达到40nm，并不断向更小尺寸更先进的工艺发展。目前，国际上正在研究的最先进的工艺尺寸为Intel公司的工艺，已经跨入十几纳米的量级。越来越小的工艺尺寸取代现有工艺的速度在不断地加快，这就要求物理设计的工程师们要不断的缩短生产周期，才能在激烈的竞争中占有一席之地，尤其是针对我国集成电路行业起步相对较晚，技术薄弱的现状，国家推出了大力扶持集成电路行业的相关政策。但是晶体管特征尺寸的不断缩小和芯片集成度的不断提高使集成电路的设计面临前所未有的挑战，无论是在前面相对较大尺寸的集成电路设计中还是在深亚微米集成电路的设计中，时序问题一直是最受关注的问题，无论是从设计芯片的性能还是稳定性考虑，都要求所设计的芯片具有一个较好的时序收敛效果，才能通过后续验证以及生产出高性能高可靠性的产品。

在整个物理设计的过程中，保持时间的修复是时序修复中一个十分重要的环节，因为建立时间在无法完全修复的情况下可以通过降频来解决，降低芯片的工作频率，芯片依然能够满足功能上的要求；但是如果保持时间违反不能够完全修复，将直接导致芯片功能上的错误，整个芯片就无法正常工作，所以修复保持时间是时序修复的重要环节。在修复建立/保持时间违反的关键点是在修复建立时间违反的同时不会产生新的保持时间违反，在修复保持时间违反的同时不会产生新的建立时间违反，这就要求在修复建立/保持时间违反的时候要考虑相应的余量是否能够满足时序修复的相应要求。尤其是现在多模式多端角(Multi-mode multi-corner，MMMC)的时序分析及其修复的过程中，应该综合考虑所有场景下(scenario)所关注的时序情况，情况就会变得比较复杂，对其时序的修复方法进行研究，找出一种快速高效的修复保持时间违反的方法显得具有独特意义。

针对设计中单元密度偏高，时序修复困难的情况，目前暂没有较好的解决方法，只能是在设计的过程中通过密度控制的方法来降低设计中的单元密度。在大量的时序修复工具中，高密度设计中的时序修复也不是很理想，例如现阶段所使用的时序修复工具ICE，是一款比较好的高效时序修复工具，主要通过在数据路劲上插入缓冲单元来修复保持时间违反，对设计中修复之前已有的单元不做任何改动。在高密度的设计中，工具在设定的最大搜索范围内如果找不到足够的空间插入缓冲单元，就会有一些路径无法修复。如图1所示，图中显示突出的单元是有保持时间违反的路径的终点(endpoint)单元，其所在位置的局部密度偏高，其周围有一些空间但是不足以插入一个最小的缓冲单元来修复保持时间违反，所以该条路径上的违反工具无法修复，在小规模的部件级的设计中，最后这样的路径比较少的时候可以手动修复，但是在大规模的设计中，尽管工具修复了大部分的违反，但是剩余的违反条数还是相对较多。手工完成比较困难，消耗时间太长，工作效率低，并且有可能产生新的建立时间违反而反复迭代多次才能完全修复。

发明内容

针对高密度物理设计中，现有时序修复工具在高密度的设计的基础上找不到足够的空间插入缓冲单元，无法将保持时间违反修复完全的问题，本发明提出一种保持时间违反的修复方法，其通过移动已有单元的位置，并插入合适的修复单元，最终完全修复所有的保持时间违反。

本发明的技术方案是：