[发明专利]一种基于Avalon接口的SM3算法IP核的设计方法

说明书

本发明提供一种基于Avalon接口的SM3算法IP核的设计方法，属于信息安全技术领域。IP核的封装接口的所有信号是时钟同步的，在上升沿被采样，高电平有效；IP核工作时，首先向长度寄存器写入消息块的总长度，之后向IP核的数据寄存器写入第一个待运算的消息块的数据，当第一个消息块数据运算完成后，设置控制寄存器的第3位为1，之后向IP核写入第二个待运算的消息块数据，并设置控制寄存器的第3位为0，直到所有的消息块数据运算完成，最终的杂凑运算结果被写入到运算结果寄存器中，通过Data_out[255..0]接口读出。本发明设计灵活方便，可以满足信息安全领域对数据加解密的应用需求。

技术领域

本发明涉及信息安全技术领域，尤其涉及一种基于Avalon接口的SM3算法IP核的设计方法。

背景技术

杂凑算法又称为Hash 函数、散列函数，它是能够将任意有限长的输入消息映射为固定长度的输出值并且计算容易的一类函数。杂凑函数是现代密码学中一类重要的基础算法，在构建信息安全系统的过程中，提供了数据完整性认证和对消息源进行认证的支撑功能。杂凑函数一般采用分组迭代的设计方法，如国际上已有的典型杂凑算法均采用MD 类型分组迭代结构，其中以SHA-1 算法和SHA-256/384/512 算法为代表。该类算法具有压缩函数非线性度高、消息填充和分组强等优点，但也存在威胁安全性的缺点。为此，研究人员致力于并行模式杂凑算法的设计、分析和构造，并由国家密码管理局于2010 年12 月22 日最终发布了适用于商用密码应用的SM3 密码杂凑算法。SM3算法的安全性和可靠性高，已广泛应用于信息安全领域。

Avalon交换总线是一种在可编程片上系统中连接片上处理器和各种外设的互连机构。它定义了主从节点之间通信的信号类型和时序关系，使得用户可以非常方便地把自己选定或设计的外设模块通过Avalon总线连接到Nios II系统上。但目前可信计算中SM3算法多由软件或可信芯片实现，速度较慢，安全性差。

发明内容

为了解决以上技术问题，本发明提出了一种基于Avalon接口的SM3算法IP核的设计方法。本发明实现SM3杂凑密码算法，符合Avalon接口规范。该IP核采用硬件描述语言VHDL设计而成，可以通过Avalon总线把该IP核连接到Nios II系统上。

本发明的技术方案是：

该IP核的封装接口的所有信号是时钟同步的，在上升沿被采样，高电平有效。各信号的功能如下：

clk：输入信号，Avalon总线的时钟，作为IP核的时钟信号；

reset：输入信号，是IP核的复位信号；

Data_in[511..0]：输入信号，512 bit数据输入；

address[4..0]：输入信号，地址总线，译码后用于选定IP核的寄存器。

Data_out[255..0]：输出信号，256 bit运算结果输出；

done：输出引脚，消息块运算完成时产生的完成标志，高电平有效。

该IP核包括4个寄存器，字长为32 bit，每个寄存器的功能如下：

1）、数据寄存器：偏移地址为0x00-0x0F，用于存放SM3算法的一块消息数据，对该寄存器只可进行写操作。

2）、长度寄存器：偏移地址为0x10，用于存放SM3算法的消息块的总长度，对该寄存器可进行读写操作。

3）、运算结果寄存器：偏移地址为0x11-0x18，用于存放SM3算法的消息杂凑运算结果，对该寄存器只可进行读操作。