[发明专利]晶体振荡器电路有效
申请号: | 201610192695.7 | 申请日: | 2016-03-30 |
公开(公告)号: | CN107294513B | 公开(公告)日: | 2021-02-02 |
发明(设计)人: | 冯二媛;苏振江;郭振业 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H03K3/351 | 分类号: | H03K3/351 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 张振军;吴敏 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体振荡器 电路 | ||
一种晶体振荡器电路,包括:晶振起振电路,所述晶振起振电路的第一输出端和第二输出端分别输出第一振荡信号和第二振荡信号;放大电路,所述放大电路的第一输入端和第二输入端分别输入有基准电压信号和所述第二振荡信号,所述放大电路的输出端连接所述晶振起振电路的第一输出端;波形转换电路,适于将所述第二振荡信号转换为第一矩形波信号。本发明晶体振荡器电路的占空比连续可调,可以更好地满足数字电路中对时钟源输出的矩形波信号的需求。
技术领域
本发明涉及电子技术领域,特别涉及一种晶体振荡器电路。
背景技术
晶体振荡器(Crystal Oscillator)简称为晶振,是一种高精度和高稳定度的振荡器,在电子电路应用中,可与其它元件配合产生特定振荡频率的标准脉冲信号作为时钟信号或为特定系统提供基准信号。
由晶体振荡器生成的时钟信号的占空比如果较大,那么它将很难满足后续电路的保持时间以及建立时间的要求,并且,大多数的晶体振荡器电路所生成的时钟信号的占空比不可调。若将晶体振荡器电路设计为其输出的时钟信号占空比可调,其将会得到更为广泛的应用。
现有技术中的晶体振荡器电路面临着的输出的矩形波信号的占空比无法连续可调的问题。
发明内容
本发明解决的技术问题是如何使得晶体振荡器电路所输出的矩形波信号的占空比连续可调。
为解决上述技术问题,本发明实施例提供一种晶体振荡器电路,包括:晶振起振电路,所述晶振起振电路的第一输出端和第二输出端分别输出第一振荡信号和第二振荡信号;放大电路,所述放大电路的第一输入端和第二输入端分别输入有基准电压信号和所述第二振荡信号,所述放大电路的输出端连接所述晶振起振电路的第一输出端;波形转换电路,适于将所述第二振荡信号转换为第一矩形波信号。
可选地,所述晶振起振电路包括:晶体振荡器,所述晶体振荡器的第一输出端和第二输出端分别连接所述晶振起振电路的第一输出端和第二输出端;第一负载电容,所述第一负载电容的第一端连接所述晶振起振电路的第一输出端,所述第一负载电容的第二端接地;第二负载电容,所述第二负载电容的第一端连接所述晶振起振电路的第二输出端,所述第二负载电容的第二端接地;反相器,所述反相器的输入端和输出端分别连接所述晶振起振电路的第一输出端和第二输出端。
可选地,所述放大电路为轨对轨运算放大器。
可选地,所述波形转换电路包括级联的至少一个缓冲器。
可选地,所述反相器包括:第一PMOS晶体管和第一NMOS晶体管,其中,所述第一PMOS晶体管的源极接电源,所述第一PMOS晶体管的栅极连接所述第一NMOS晶体管的栅极并连接所述反相器的输入端,所述第一PMOS晶体管的漏极连接所述第一NMOS晶体管的漏极并连接所述反相器的输出端,所述第一NMOS晶体管的源极接地。
可选地,还包括:延迟电路,适于为所述第一矩形波信号提供延时,以输出第二矩形波信号;逻辑电路,所述逻辑电路适于对所述第一矩形波信号和第二矩形波信号进行逻辑运算并输出第三矩形波信号。
可选地,所述延迟电路包括偶数个级联的反相器。
可选地,所述逻辑电路为与门,所述与门的第一输入端和第二输入端分别输入有所述第一矩形波信号和第二矩形波信号,所述与门的输出端输出所述第三矩形波信号。
可选地,所述基准电压信号的电压是可调的。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610192695.7/2.html,转载请声明来源钻瓜专利网。