[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，方法包括：提供基底，所述基底包括器件区和对准区，所述器件区的基底表面具有器件栅极结构，所述对准区的基底表面具有第三栅极结构；在所述器件栅极结构侧壁形成侧墙的同时，在第三栅极结构的顶部表面形成保护层；形成覆盖器件栅极结构、第三栅极结构和保护层的层间介质层；平坦化所述层间介质层直至暴露出器件栅极结构的顶部表面，且第三栅极结构的顶部表面至少保留部分厚度的保护层；以所述保护层为掩膜去除器件栅极结构。所述方法提高了对准区对位标记的对比度。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏区。

无论是平面式的MOS晶体管还是鳍式场效应晶体管，均存在位于对准区的对位标记的对比度差的现象。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，提高对准区对位标记的对比度。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括器件区和对准区，所述器件区的基底表面具有器件栅极结构，所述对准区的基底表面具有第三栅极结构；在所述器件栅极结构侧壁形成侧墙的同时，在第三栅极结构的顶部表面形成保护层；形成覆盖器件栅极结构、第三栅极结构和保护层的层间介质层；平坦化所述层间介质层直至暴露出器件栅极结构的顶部表面，且第三栅极结构的顶部表面至少保留部分厚度的保护层；以所述保护层为掩膜去除器件栅极结构。

可选的，所述器件区包括第一器件区和第二器件区；所述器件栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构位于第一器件区的基底表面，所述第二栅极结构位于第二器件区的基底表面；所述保护层包括位于第三栅极结构顶部表面的第一保护层和位于第一保护层顶部表面的第二保护层；所述侧墙包括位于第一栅极结构侧壁的第一侧墙和位于第二栅极结构侧壁的第二侧墙；形成所述侧墙和保护层的步骤包括：在所述第一栅极结构侧壁形成第一侧墙的同时，在第三栅极结构的顶部表面形成第一保护层；在所述第二栅极结构侧壁形成第二侧墙的同时，在第一保护层的顶部表面形成第二保护层；形成所述层间介质层的步骤为：形成覆盖第一栅极结构、第二栅极结构、第三栅极结构、第一保护层和第二保护层的层间介质层；平坦化所述层间介质层的步骤为：平坦化所述层间介质层直至暴露出第一栅极结构和第二栅极结构的顶部表面，且第三栅极结构的顶部表面至少保留部分厚度的保护层；去除所述器件栅极结构的步骤为：以所述保护层为掩膜去除第一栅极结构和第二栅极结构。

可选的，形成所述第一侧墙和第一保护层的步骤包括：形成覆盖第一器件区、第二器件区和对准区的第一侧墙材料层后，形成覆盖第二器件区和对准区的第二阻挡层；以所述第二阻挡层为掩膜刻蚀第一侧墙材料层，在第一栅极结构侧壁形成第一侧墙，且在第三栅极结构的顶部表面形成第一保护层；去除所述第二阻挡层。

可选的，形成所述第二侧墙和第二保护层的步骤包括：形成覆盖第一器件区、第二器件区和对准区的第二侧墙材料层后，形成覆盖第一器件区和对准区的第一阻挡层；以所述第一阻挡层为掩膜刻蚀第二侧墙材料层和第一侧墙材料层，在第二栅极结构侧壁形成第二侧墙，且在第一保护层的顶部表面形成第二保护层；去除所述第一阻挡层。

可选的，所述第一阻挡层和第二阻挡层的材料为光刻胶。