[发明专利]一种高速缓冲存储器处理方法及装置

权利要求书

1.一种高速缓冲存储器处理方法，应用于n路组相联Cache中，所述Cache包括多个缓存组Set，每个Set中包含n个缓存行Cache Line，所述Cache Line中包含缓存标签Cache Tag；任意一个主存地址包括标签Tag和索引Index，所述主存地址和所述Cache之间的访存地址的映射关系为，所述主存地址通过所述Index被缓存到所述Cache中与所述Index唯一对应的Set中的任意一个Cache Line中，并将所述Tag写入到缓存的Cache line的Cache Tag中；其特征在于，包括：

Cache接收CPU发送的需要访问的主存地址，所述主存地址包括标签Tag和第一索引Index1，所述Cache为n路组相联，n是大于0的整数；

查找所述Index1对应的第一组Set1，以及查找第二索引Index2对应的第二组Set2，其中，所述Index2为对所述Index1的预设位取反后的值；

在所述Set1和所述Set2的缓存行Cache Line中查找匹配的Cache Line，其中，所述Set1和所述Set2的Cache line共有2n路，所述匹配的Cache Line的缓存标签Cache Tag由地址位和标识位组成，所述地址位与所述Tag一致，且所述标识位与所述Index1的所述预设位一致。

2.如权利要求1所述的方法，其特征在于，所述方法，还包括：

当所述Set1和所述Set2中的Cache Line中均未有所述匹配的Cache Line，并且，所述Set1中无空闲位置且所述Set2中有空闲位置时，将所述主存地址的Tag作为Cache Tag的地址位，并将所述Index1的所述预设位作为Cache Tag的标识位写入到所述空闲位置中。

3.如权利要求1所述的方法，其特征在于，所述在所述Set1和所述Set2的缓存行CacheLine中查找匹配的Cache Line，包括：

将所述Tag进行缩位运算，得到缩位后的Tag；

分别对所述Set1和所述Set2的Cache Line中的存储标签Cache Tag中的地址位进行所述缩位运算得到缩位后的地址位；

在所述2n路Cache Line中查找出所述缩位后的地址位与所述缩位后的Tag相同的Cache Line；

根据所述Index1的所述预设位和所述Tag在所述相同的Cache Line中查找匹配的Cache Line。

4.如权利要求3所述的方法，其特征在于，所述根据所述Index1的所述预设位和所述Tag在所述相同的Cache Line中查找匹配的Cache Line，包括：

根据所述Index1的所述预设位和所述Tag在所述Set1中的所述相同的Cache Line中查找匹配的Cache Line；

当未查找出匹配的Cache Line时，则在所述Set2中的所述相同的Cache Line中查找匹配的Cache Line。

5.如权利要求1所述的方法，其特征在于，所述方法还包括：

当所述Set1和所述Set2中的Cache Line中均未有所述匹配的Cache Line，且所述Set1和所述Set2中均无空闲位置时，优先在所述Set1中的Cache Line中进行替换，以写入所述主存地址。

6.如权利要求5所述的方法，其特征在于，所述优先在所述Set1中的Cache Line中进行替换，包括：

优先在所述Set1中的Cache Line中的Cache Tag的标识位为所述Index2的Cache line中进行替换。

7.如权利要求1-6任意一项所述的方法，其特征在于，所述方法还包括：

当所述Set1和所述Set2中的Cache Line中均未有所述匹配的Cache Line，且所述Set1中有空闲位置时，将所述Tag作为Cache Tag的地址位，并将所述Index1的所述预设位作为Cache Tag的标识位写入到所述Set1的空闲位置中。