[发明专利]半导体器件及制造方法在审
申请号: | 201610178238.2 | 申请日: | 2016-03-25 |
公开(公告)号: | CN107230713A | 公开(公告)日: | 2017-10-03 |
发明(设计)人: | 刘美华;孙辉;林信南;陈建国 | 申请(专利权)人: | 北京大学;北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L29/778 | 分类号: | H01L29/778;H01L29/423;H01L21/335 |
代理公司: | 北京同立钧成知识产权代理有限公司11205 | 代理人: | 陶敏,刘芳 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 | ||
技术领域
本发明涉及半导体器件领域,尤其涉及一种半导体器件及制造方法。
背景技术
随着高效完备的功率转换电路和系统需求的日益增加,具有低功耗和高速特性的功率器件最近吸引了很多关注。氮化镓(GaN)作为一种第三代宽禁带半导体材料,由于其具有大禁带宽度(3.4eV)、高电子饱和速率(2×107cm/s)、高击穿电场(1×1010--3×1010V/cm),较高热导率,耐腐蚀和抗辐射性能,在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势,被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。
尤其是GaN基氮化镓铝(AlGaN)/GaN高迁移率晶体管成为功率器件中的研究热点。AlGaN/GaN抑制结处能够形成高浓度、高迁移率的二维电子气(2DEG),同时异质结对2DEG具有良好的调节作用。但是对于增强型GaN高迁移率晶体管,由于其沟道长度与导通电阻呈正比,但与器件耐压呈反比,因此很难在低导通电阻的基础上实现高耐压,影响器件的电学特性。
发明内容
本发明提供一种半导体器件及制造方法,用于解决现有的GaN高迁移率晶体管无法兼顾导通特性和耐压特性的问题。
本发明的第一方面提供一种半导体器件,包括:衬底、位于所述衬底上的氮化镓GaN层、位于所述GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极;所述介质层位于AlGaN层的表面上,所述栅极接触孔位于所述源极接触孔和所述漏极接触孔之间;所述AlGaN层设置有与所述栅极接触孔连通的凹槽,所述凹槽位于所述栅极接触孔的下方且靠近所述源极接触孔的一侧,所述凹槽的宽度小于所述栅极接触孔宽度的一半,所述凹槽的深度小于所述AlGaN层的厚 度;所述源极和所述漏极分别包括填充所述源极接触孔和所述漏极接触孔的第一金属层,所述栅极包括填充所述凹槽和所述栅极接触孔的第二金属层。
本发明的第二方面提供一种半导体器件制造方法,包括:在衬底上自下向上依次形成氮化镓GaN层、氮化镓铝AlGaN层和介质层;去除预设区域内的介质层,直至露出所述AlGaN层的表面,形成源极接触孔和漏极接触孔;在器件表面沉积第一金属层,对所述第一金属层进行刻蚀,直至露出所述介质层的表面,形成源极和漏极;对位于所述源极和所述漏极之间的部分介质层进行刻蚀,直至露出所述AlGaN层的表面,形成栅极接触孔;对露出的AlGaN层靠近源极的部分区域表面进行刻蚀,形成凹槽,所述凹槽的宽度小于所述栅极接触孔宽度的一半,所述凹槽的深度小于所述AlGaN层的厚度;在所述凹槽和所述栅极接触孔内填充第二金属层,形成栅极。
本发明提供的半导体器件及制造方法中,在衬底上依次形成GaN层、AlGaN层和介质层,介质层开设有栅极接触孔、源极接触孔和漏极接触孔,栅极接触孔下方靠近源极的AlGaN层还设置有与栅极接触孔连通的凹槽,该凹槽的宽度小于栅极接触孔宽度的一半且深度小于AlGaN层的厚度,栅极包括填充在凹槽和栅极接触孔的金属层,基于上述结构,栅极被划分为延伸至AlGaN层中的增强型栅极和位于AlGaN层表面上的耗尽型栅极,增强型栅极的长度小于耗尽型栅极的长度,当器件处于关态条件下,增强型栅极关断,而耗尽型栅极可以在漏极电压下锁住沟道电势,提供高阻断能力,当器件处于开态状态,栅极下方的增强型沟道和耗尽型沟道提供低的沟道电阻,保证高导通电流和低导通电阻,从而优化器件的正向导通特性和反向耐压特性,提高器件的可靠性。
附图说明
图1为本发明实施例一提供的半导体器件的剖面结构示意图;
图2A为本发明实施例二提供的一种半导体器件制造方法的流程示意图;
图2B为本发明实施例二中沉积第一金属层的流程示意图;
图2C为本发明实施例二中形成栅极的流程示意图;
图2D为本发明实施例二提供的一种半导体器件制造方法的流程示意图;
图2E为本发明实施例二提供的另一种半导体器件制造方法的流程示意 图;
图3A为本发明实施例二中形成GaN层、AlGaN层和介质层之后的所述半导体器件的剖面结构示意图;
图3B为本发明实施例二中形成源极接触孔和漏极接触孔之后的所述半导体器件的剖面结构示意图;
图3C为本发明实施例二中在器件表面沉积第一金属层之后的所述半导体器件的剖面结构示意图;
图3D为本发明实施例二中对第一金属层进行刻蚀之后的所述半导体器件的剖面结构示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学;北大方正集团有限公司;深圳方正微电子有限公司,未经北京大学;北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610178238.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:氧化锆栅介质晶体管的制备方法
- 下一篇:氮化镓半导体器件的制备方法
- 同类专利
- 专利分类