[发明专利]纳米线半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种纳米线半导体器件及其制造方法。

背景技术

在过去的四十年里，微电子工业发展一直遵循着摩尔定律。为了跟上摩尔定律的脚步，人们不断地缩小半导体器件的特征尺寸。当前，半导体器件的物理尺寸已到极限，通过缩小物理尺寸来提高性能已经非常困难。

为此，业内设计开发了各种新型的半导体器件以适应市场需求，例如纳米线场效应晶体管(Nanowire Field-Effect Transistor，简称NWFET)。NWFET的结构中具有一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。另一方面，NWFET具有较小尺寸的沟道并且通常采用围栅结构，栅极可以从多个方向对所述沟道进行调制，从而增强栅极的调控能力，改善阈值特性。因此NWFET可以很好地抑制短沟道效应，使场效应晶体管的尺寸得以进一步缩小。同时，由于NWFET利用自身的细沟道和围栅结构改善了栅极调控能力，因此缓解了减薄栅介质厚度的需求，进而减小栅极的漏电流。基于以上优势，NWFET已经越来越受到科研人员的关注。

然而，在实际的制造和使用过程中发现，现有的纳米线半导体器件的性能比较差，还不能满足市场要求。如何进一步提升纳米线半导体器件的性能仍是本领域技术人员亟待解决的技术问题。

发明内容

本发明的目的在于提供一种纳米线半导体器件及其制造方法，以解决现有技术中纳米线半导体器件的性能差的问题。

为解决上述问题，本发明提供一种纳米线半导体器件的制造方法，所述纳米线半导体器件的制造方法包括：

提供一基底，所述基底包括NMOS有源区和PMOS有源区；

进行第一次选择性外延生长工艺，以在所述NMOS有源区中形成多边形结构的第一纳米线；

进行第二次选择性外延生长工艺，以在所述PMOS有源区中形成多边形结构的第二纳米线；

通过刻蚀工艺去除部分基底，使得所述第一纳米线悬空于所述基底的上方；

对所述第一纳米线进行氧化退火处理；以及

在所述基底、第一纳米线和第二纳米线上依次形成栅介质层和栅电极层。

可选的，在所述的纳米线半导体器件的制造方法中，在进行第一次选择性外延生长工艺，以在所述NMOS有源区中形成多边形结构的第一纳米线之前，提供一基底之后，还包括：在所述基底上形成隔离结构。

可选的，在所述的纳米线半导体器件的制造方法中，进行第一次选择性外延生长工艺，以在所述NMOS有源区中形成多边形结构的第一纳米线的过程包括：

在所述基底和隔离结构上形成图形化的第一硬掩膜层，所述第一硬掩膜层中具有第一通孔，所述第一通孔的底部暴露出部分NMOS有源区的基底；

通过第一次选择性外延生长工艺在所述第一通孔暴露出的基底上形成多边形结构的第一纳米线；以及

去除所述第一硬掩膜层。

可选的，在所述的纳米线半导体器件的制造方法中，进行第二次选择性外延生长工艺，以在所述PMOS有源区中形成多边形结构的第二纳米线的过程包括：

在所述基底、隔离结构以及第一纳米线上形成图形化的第二硬掩膜层，所述第二硬掩膜层中具有第二通孔，所述第二通孔的底部暴露出部分PMOS有源区的基底；

对所述第二通孔暴露出的基底进行湿法刻蚀以形成凹陷；

通过第二次选择性外延生长工艺在所述凹陷上形成多边形结构的第二纳米 线；以及

去除所述第二硬掩膜层。

可选的，在所述的纳米线半导体器件的制造方法中，对所述第一纳米线进行氧化退火处理的过程包括：

对所述第一纳米线进行热氧化；

通过湿法刻蚀工艺去除所述第一纳米线表面的氧化层；以及

在氢气环境中对所述第一纳米线的进行高温退火。

可选的，在所述的纳米线半导体器件的制造方法中，所述第一纳米线和第二纳米线采用的材料均为III-V族半导体材料。

可选的，在所述的纳米线半导体器件的制造方法中，所述第一纳米线采用的材料为锗，所述第二纳米线采用的材料为铟镓砷。

本发明还提供一种纳米线半导体器件，所述纳米线半导体器件包括：基底，所述基底包括PMOS有源区和NMOS有源区；形成于所述PMOS有源区上的第一纳米线；形成于所述NMOS有源区上的第二纳米线；完全包围所述第一纳米线并部分包围所述第二纳米线的栅介质层和栅电极层。