[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述方法包括：提供衬底，包括第一区域、环绕第一区域且与第一区域相邻的第二区域，以及环绕第二区域且与第二区域相邻的第三区域；刻蚀衬底，形成鳍部，第一区域的鳍部密度大于第二区域和第三区域的鳍部密度；在第一区域的鳍部内形成垂直于所述衬底表面方向的剖面形状为U形的第一开口；在第一开口中形成第一连接层。由于第一区域的鳍部密度较大，鳍部与鳍部之间的距离较小，本发明通过形成垂直于所述衬底表面方向的剖面形状为U形的第一连接层，避免所述第一连接层因侧壁具有凸出形貌而发生互相连接，从而避免所述第一连接层的形貌对双极结型晶体管的性能稳定性造成不良影响，进而提高半导体器件的电学性能。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，Electrostatic Discharge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地的N型场效应晶体管(Gate Grounded NMOS，简称GGNMOS)保护电路、可控硅(Silicon Controlled Rectifier，简称SCR)保护电路、横向扩散场效应晶体管(Laterally Diffused MOS，简称LDMOS)保护电路、双极结型晶体管(Bipolar Junction Transistor，简称BJT)保护电路等。

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。平面栅接地的双极结型晶体管已无法满足技术需求，逐渐开始向具有更高功效的三维立体式的晶体管过渡，如引入鳍式场效应晶体管。

但是，即使在双极结型晶体管中引入了鳍式场效应晶体管，现有技术的半导体器件的电学性能依旧较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法。包括如下步骤：提供衬底，所述衬底包括第一区域、环绕所述第一区域且与所述第一区域相邻的第二区域，以及环绕所述第二区域且与所述第二区域相邻的第三区域，所述第一区域用于形成发射极，所述第二区域用于形成基极，所述第三区域用于形成集电极；刻蚀所述衬底，形成鳍部，所述第一区域的鳍部密度大于所述第二区域和第三区域的鳍部密度；在所述第一区域的鳍部内形成第一开口，所述第一开口垂直于所述衬底表面方向的剖面形状为U形；在所述第一开口中形成第一连接层；对所述第一连接层进行离子掺杂，以形成发射极；在第二区域的鳍部内形成基极；在第三区域的鳍部内形成集电极。

可选的，形成所述鳍部后，在所述第一区域的鳍部内形成第一开口之前，还包括：在所述第一区域以及第二区域的衬底内形成第一阱区；在所述第三区域的衬底内形成第二阱区，所述第二阱区的掺杂类型与所述第一阱区的掺杂类型不同。

可选的，所述第一阱区为N型阱区，所述第二阱区为P型阱区。

可选的，所述第一连接层的材料为SiC或SiCP。

可选的，在所述第一区域的鳍部内形成第一开口的步骤中，在所述第二区域的鳍部内形成第二开口；在所述第一开口中形成第一连接层的步骤中，在所述第二开口中形成第二连接层；在形成所述第一连接层和第二连接层之后，对所述第一连接层进行离子掺杂之前，还包括：在所述第三区域的鳍部内形成第三开口；在所述第三开口中形成第三连接层。

可选的，所述第二开口垂直于所述衬底表面方向的剖面形状为U形；所述第二连接层的材料为SiC或SiCP。

可选的，所述第三开口垂直于所述衬底表面方向的剖面形状为Sigma形；所述第三连接层的材料为SiGe或SiGeB。