[发明专利]基于FPGA的高速实时数据记录系统

说明书

本发明涉及一种基于FPGA的高速实时数据记录系统，包括FPGA芯片、NVRAM阵列、NAND Flash、SD卡和RTC实时时钟电路，FPGA芯片内部设有双口RAM、分别与双口RAM连接的并行总线控制单元和PCI‑E控制单元、数据管理单元、与NVRAM阵列进行通讯的NVRAM管理单元、与NAND Flash进行通讯的NAND Flash管理单元、与SD卡进行通讯的SD卡管理单元、与RTC实时时钟电路进行通讯的RTC管理单元，并行总线控制单元和PCI‑E控制单元均与实时控制系统的应用主机进行通讯。本发明能够实现大量数据高速实时存储，在数据存储过程中实现数据分类，进行突发故障的触发存储，具备实时读写及断电存储数据不丢失的特性。

技术领域

本发明涉及电子控制技术领域，具体地说，涉及一种高速实时数据记录系统。

背景技术

实时控制系统对系统的响应时间有严格的要求。在一些实时控制系统中，主处理器不仅需要处理各种复杂运算和任务调度，同时还需要对各个通讯接口进行管理，这对主处理器的性能提出了很高的要求。

在动车组车载实时控制系统中，主处理器不但需要运行系统逻辑、执行复杂算法以及与各个执行单元保持高速实时通讯，还需要处理以太网、MVB网络、CAN网络、RS485网络，因此主处理器处理的信息量相当庞大。在如此庞大的数据量中，需要对很多关键数据进行实时记录和对故障数据的抓取，如果由主处理器完成所有数据的分类、存储的管理工作，势必会加重主处理器的负担，影响主处理器的实时响应。

发明内容

本发明的目的在于针对现有实时控制系统中存在的主处理器因实时记录和处理数据导致实时响应慢等上述不足，提供一种基于FPGA的高速实时数据记录系统，该系统能够进行大量数据的分类和非易失性实时存储，减轻主处理器的负担，使主处理器的实时响应不受影响。

本发明的技术方案为：一种基于FPGA的高速实时数据记录系统，包括FPGA芯片、NVRAM阵列、NAND Flash、SD卡和RTC实时时钟电路，FPGA芯片内部设有双口RAM、控制单元和管理单元；所述控制单元包括与双口RAM连接的并行总线控制单元和与双口RAM连接的PCI-E控制单元，并行总线控制单元和PCI-E控制单元均可与实时控制系统的应用主机进行通讯；所述管理单元包括数据管理单元、与NVRAM阵列进行通讯的NVRAM管理单元、与NANDFlash进行通讯的NAND Flash管理单元、与SD卡进行通讯的SD卡管理单元、与RTC实时时钟电路进行通讯的RTC管理单元，NVRAM管理单元、NAND Flash管理单元、SD卡管理单元、RTC管理单元均与数据管理单元连接，数据管理单元、NVRAM管理单元、NAND Flash管理单元、SD卡管理单元均与双口RAM连接。FPGA芯片通过内部设有的双口RAM、控制单元和管理单元实现对大量数据进行高速实时存储和管理分类，管理NVRAM阵列、NAND Flash、SD卡和RTC实时时钟电路，实现与实时控制系统应用主机之间进行高速数据传输，支持RTC实时时钟电路，在数据存储过程中进行实时时间信息的添加。本发明设有NVRAM阵列，可实现数据的高速 缓存，并可以保证缓存的数据断电不丢失。

作为优选，所述双口RAM包括命令寄存器和两个数据存储区，用于数据的存储及对数据的读写。

作为优选，所述FPGA芯片设有并行总线接口、PCI-E总线接口和SD卡接口。

作为优选，所述并行总线控制单元通过并行总线接口由并行总线与实时控制系统的应用主机进行通讯，通过高速并行总线完成本发明数据记录系统与实时控制系统的应用主机之间的高速数据传输。

作为优选，所述PCI-E控制单元通过PCI-E总线接口由PCI-E总线与实时控制系统的应用主机进行通讯，通过PCI-E总线完成本发明数据记录系统与实时控制系统的应用主机之间的高速数据传输，应用主机的最高读写速度可达250MB/S。

作为优选，所述NVRAM管理单元通过并行总线接口由并行总线与NVRAM阵列进行通讯。