[发明专利]一种锁相环失锁的检测系统及检测方法

说明书

一种锁相环失锁的检测系统，所述锁相环的输入时钟频率小于锁相环的输出时钟频率；所述系统包括：分频器、触发器和计数器；所述分频器以所述锁相环的输出时钟作为时钟信号，输出端连接所述触发器的数据端；所述触发器以所述锁相环的输入时钟作为采样时钟，输出端分别连接所述分频器的清零端和所述计数器的清零端；所述计数器以所述锁相环的输入时钟作为计数时钟，输出端输出表示锁定或失锁的指示信号。上述方案实现了可调的锁相环失锁检测，不仅可以规避基准源信号受到干扰或者锁相环芯片内部锁定标准过于严格导致的不必要的失锁告警，同时还可以规避传统计数检测太松导致的误锁定指示。

技术领域

本发明涉及锁相环领域，具体涉及一种锁相环失锁的检测系统及检测方法。

背景技术

目前，通常使用两种锁相环失锁检测方法：第一种是直接使用锁相环芯片上报的失锁信号，第二种是将锁相环输入时钟和锁相环输出时钟在逻辑单元内进行计数检测，每一个锁相环输入时钟周期内用锁相环输出时钟进行计数，检测计数值是否等于锁相环输出时钟与输入时钟频率比值。

第一种方法的缺点是基准源受到线路干扰或者锁相环芯片内部锁定标准过于严格，导致锁相环芯片经常上报系统并不关心的失锁告警，检测太严；第二种方法的缺点是存在一个计数值的误差，且每个计数周期计数器都会清零重计，没有相位累积，导致即便锁相环失锁也不能检测到，检测太松。

发明内容：

本发明提供一种锁相环失锁的检测系统及检测方法，以实现灵活设置锁相环失锁检测标准。

为解决上述技术问题，本发明提供一种锁相环失锁的检测系统，所述锁相环的输入时钟频率小于锁相环的输出时钟频率；其特征在于，所述系统包括：

分频器、触发器和计数器；

所述分频器以所述锁相环的输出时钟作为时钟信号，输出端连接所述触发器的数据端；

所述触发器以所述锁相环的输入时钟作为采样时钟，输出端分别连接所述分频器的清零端和所述计数器的清零端；

所述计数器以所述锁相环的输入时钟作为计数时钟，输出端输出表示锁定或失锁的指示信号。

可选地，

所述分频器用于将所述锁相环的输出信号进行分频，产生和锁相环的输入时钟同频的周期脉冲信号并输出。

可选地，

所述触发器在锁相环的输入时钟的每个上升沿或每个下降沿采样分频器输出的周期脉冲信号，当所述分频器输出正脉冲并且采样值为低电平时，产生表示清零操作的输出信号，或者，当所述分频器输出负脉冲并且采样值为高电平时，产生表示清零操作的输出信号；

所述分频器当清零端收到所述表示清零操作的输出信号时清零并产生半宽脉冲输出；

所述计数器当清零端收到所述表示清零操作的输出信号时清零，输出表示失锁的指示信号。

可选地，

所述计数器在锁相环的输入时钟的每个上升沿或每个下降沿进行计数；当计数值达到预定的计数溢出值时不再累加，并输出表示锁定的指示信号。

可选地，

所述分频器产生的周期脉冲信号为正脉冲或负脉冲；所述分频器和计数器采用同步清零或异步清零。

本发明还提供一种锁相环失锁的检测方法，所述方法包括：

分频器以所述锁相环的输出时钟作为时钟信号，将输出信号发送给触发器的数据端；

所述触发器以所述锁相环的输入时钟作为采样时钟，将输出信号发送给所述分频器的清零端和计数器的清零端；

所述计数器以所述锁相环的输入时钟作为计数时钟，输出表示锁定或失锁的指示信号。