[发明专利]一种对原理图设计中信号漏接纠错的方法及系统

说明书

技术领域

本发明涉及一种纠错方法及系统，特别是涉及一种对原理图设计中信号漏 接纠错的方法及系统。

背景技术

目前在电子业界有多款原理图和PCB(PrintedCircuitBoard印刷电路 板)设计软件，成熟的方案公司通常应用Cadence公司的CarpturCIS设计原 理图，应用Allegro软件进行PCB设计作业，然而Cadence公司的的CapturCIS 不具备检查单点连接的功能。

现在设计公司普遍的作业模式是一个人画原理图，另一个人画PCB。单个 画原理图的人因为受限于软件功能，无法检查单点连接。

如图1所示为一个普通IC(IntegratedCircuit，集成电路)芯片在原理 图设计软件中的示意图。摘取其中的一个部分如附图2所示，在图2中，1为 pin脚拉出的电气线段，2为网络标号，3为输入，输出类型符，4为分页码。

各部分功能说明如下

1：电气线段。原理图设计中当需要外接外围器件且器件比较多时，需要 使用电气线段。而当此信号不用接外围器件时或网络时，可以在逻辑上引入“不 连接符(Isnoconnect)”定义此pin脚可以空接，对应的系统不分配网络名。 如图示1中pin60.pin61.pin62所示不连接符实际显示附在相关pin脚上的一 个X形状；

2:网络标号。当多总线连接时，可以用网络标号替代电气线段连接，软件 定义单页内两个相同的网络标号在逻辑上是想连的；

3：输入，输出类型符：根据IC规格书定义某个信号管脚是输入还是输出 类型，方便网络连接方向性的判别；

4：分页码。用来设置当原理图分多页时，不同网络标号需要通过此分页 码中数字准确找到其他页中的相同网络标号并制定其相互连接。

原理图设计的本身实现原理是将IC根据物料规格书图像化成原理图中的 symbol(标号)，通过对方案论证，设计规划信号流向并产生网表。在工程师进 行设计中，因系统较大或者修改反复次数较多时，可能因网络标号文字输入错 误，遗漏或者多页设计时忘记添加分页符，这些情况下产生的网表体现到PCB 设计时就可能带来致命的错误。因此，实有必要提出一种技术手段，以直接反 馈原理图设计中是否有漏接信号情况，避免硬件工程师在原理图设计时因为粗 心或者软件格式要求不符带来的信号线漏接情况。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种对原理图设 计中信号漏接纠错的方法及系统，其可以直接输出原理图里网络名漏接的情况， 避免了硬件工程师在原理图设计时因为粗心或者软件格式要求不符带来的信号 线漏接情况。

为达上述目的，本发明提出一种对原理图设计中信号漏接纠错的方法，包 括如下步骤：

步骤一，对网表中的网络名进行逐个查找；

步骤二，判断各网络名下Pin脚数量是否大于1；

步骤三，若否，则判定该Pin脚处信号为原理图设计漏接；

步骤四，输出检查结果。

进一步地，于步骤三中，若是，则判定无漏接继续查找下个网络名。

进一步地，于步骤四中，于所有网络名查找结束时，输出该检查结果。

进一步地，于步骤一中，对该网表中的网络属性文件中的网络名进行逐个 查找。

进一步地，该方法利用SKILL语言实现，通过SKILL程式调用函数对网络属性 文件中的网络名进行逐个查找。

进一步地，于步骤三中，当判定该Pin脚处信号为原理图设计漏接时，将 其记录至设定文件。

进一步地，于步骤四中，输出检查结果为打印单点的网络连接报告或高亮 单点网络或生成日志文件并输出。

为达到上述目的，本发明还提供一种对原理图设计中信号漏接纠错系统， 包括：

遍历模块，对网表中的网络名进行逐个查找；

判断模块，判断各网络名下Pin脚数量是否大于1；

漏接检查模块，根据该判断模块的判断结果检查各Pin脚处信号是否为原 理图设计漏接；

输出模块，输出该漏接检查模块的检查结果。