[发明专利]一种具有数据缓存功能的处理器装置

说明书

本发明涉及一种具有数据缓存功能的处理器装置。该处理器装置包括处理器内核(1)、数据存储模块和数据缓存模块(4)，所述的数据缓存模块(4)设置于处理器内核(1)和数据存储模块之间，该数据缓存模块(4)缓存处理器内核(1)产生并发送至数据存储模块的数据信息(21)，所述的数据缓存模块(4)包括数据缓存控制单元(22)和与之连接的数据缓存队列，该数据缓存队列包括依次排列的多个数据元素，每个数据元素对应一个数据的数据信息(21)。与现有技术相比，本发明具有结构简单、能够大大提高处理器装置运行效率等优点。

技术领域

本发明涉及一种处理器装置及其数据读写方法，尤其是涉及一种具有数据缓存功能的处理器装置。

背景技术

数字信号处理器(DSP)是一种特殊结构的微处理器，是专门用来处理大规模数字信号的处理器。专用数字信号处理器的实时运行速度一般也比通用处理器快，其主要特色是强大的数字运算能力，因此主要被用于涉及到大规模数字信息计算的领域。数字信号处理器(DSP)已经成为数字化世界中日益重要的芯片。

随着高新技术的快速发展，对数字信号处理器(DSP)的功能要求也越来越高。例如，流水线结构可有效提高处理器的运行效率，提高处理能力，但是其在对数据进行写后读操作时，会将刚写进存储器的数据，再重新读出来，原先对于这一问题，一些设计不采取任何措施，会降低处理器运行的流畅性，占用宝贵的处理周期，降低处理器的运行效率。为了解决这些问题，现有的一些处理器通过增加缓存模块来解决，然而现有的缓存模块存在结构复杂，占用资源较多，可靠性不高等问题。

发明内容

本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种结构简单、占用资源少且可靠性高的具有数据缓存功能的处理器装置。

本发明的目的可以通过以下技术方案来实现：

一种具有数据缓存功能的处理器装置，包括处理器内核和数据存储模块，该处理器装置还包括数据缓存模块，所述的数据缓存模块设置于处理器内核和数据存储模块之间，该数据缓存模块缓存处理器内核产生并发送至数据存储模块的数据信息，所述的数据缓存模块包括数据缓存控制单元和与之连接的数据缓存队列，该数据缓存队列包括依次排列的多个数据元素，每个数据元素对应一个数据的数据信息。

所述的数据元素为三元组结构，包括数据内容缓存信息、地址缓存信息和位宽缓存信息。

所述的数据缓存队列包括五个数据元素。

一种具有数据缓存功能的处理器装置的数据读写方法，该方法为：

当处理器内核中的数据写入数据存储模块时，数据依次缓存至数据缓存模块中的数据缓存队列，并通过ACK机制将数据依次写入数据存储模块；

当处理器内核读取数据存储模块中的数据时，处理器内核获取待读取数据的地址信息并发送至数据缓存模块，数据缓存控制单元在数据缓存队列的地址缓存信息中查找是否存在与所述的地址信息相同的地址缓存信息，若存在，处理器内核直接读取该地址缓存信息所在的数据元素中的数据内容缓存信息，否则，处理器内核从数据存储模块读取数据。

所述的通过ACK机制将数据依次写入数据存储模块具体为：

(a)数据缓存模块按照其缓存数据的先后顺序将第一个缓存至数据缓存队列中的数据元素中的内容缓存信息和地址缓存信息发送至数据存储模块；

(b)数据缓存模块等待数据存储模块发回的ACK信号；

(c)判断是否有ACK信号，若是执行步骤(d)，否则返回步骤(b)；

(d)数据缓存模块将数据缓存队列中的下一个数据元素中的内容缓存信息和地址缓存信息发送至数据存储模块，并返回步骤(b)。

与现有技术相比，本发明具有如下优点：