[发明专利]一种自适应的延迟锁相环

权利要求书

1.一种自适应的延迟锁相环，其特征在于，包括频率检测电路、DLL延时链、反馈延时电路、鉴相器、DLL控制器和输出驱动器；

DLL延时链的输入端连接输入时钟，输出端连接反馈延时电路的输入端；鉴相器的两个输入端分别连接输入时钟和反馈延时电路的输出端，鉴相器的输出端通过DLL控制器连接DLL延时链；频率检测电路的输入端连接输入时钟，输出端连接DLL延时链；

频率检测电路由计数器、电流源、A/D转换电路、锁存器、电流控制器、充电开关MSW1、复位开关MSW2、电容C1、二极管负载MN0组成；计数器的输入端连接输入时钟，计数器的输出端连接充电开关MSW1的栅极；电流源连接充电开关MSW1的漏极和电流控制器；充电开关MSW1的源极连接电容C1的正极、A/D转换电路的输入端和复位开关MSW2的漏极；A/D转换电路的输出端连接锁存器的输入端，锁存器的输出端连接电流控制器的输入端，电流控制器的输出端连接二极管负载MN0的栅极和漏极，输出电压控制信号；电容C1的负极、复位开关MSW2的源极和二极管负载MN0的源极接地；DLL复位信号连接计数器、复位开关MSW2的栅极和锁存器。

2.根据权利要求1所述的一种自适应的延迟锁相环，其特征在于，DLL延时链的输出端还连接输出驱动器。

3.根据权利要求1所述的一种自适应的延迟锁相环，其特征在于，频率检测电路还连接DLL复位信号。

4.根据权利要求1所述的一种自适应的延迟锁相环，其特征在于，频率检测电路用于检测输入时钟的频率，并根据检测的频率输出电压控制信号调整DLL延时链歩长；当频率检测电路当前检测时刻所检测到的输入时钟频率高于上一检测时刻所检测到的输入时钟频率时，电压控制信号电压值增大，调整DLL延时链歩长减小；当频率检测电路当前检测时刻所检测到的输入时钟频率低于上一检测时刻所检测到的输入时钟频率时，电压控制信号电压值降低，调整DLL延时链歩长增大。