[发明专利]极化码的编码方法、译码方法、编码设备和译码设备

说明书

本发明提供一种极化码的编码方法、译码方法、编码装置和译码装置，该编码方法，包括：编码设备根据需要传输至译码设备的目标信息，生成第一比特序列，该第一比特序列包括信息比特和固定比特，该信息比特用于承载该目标信息，该固定比特用于承载预设信息；该编码设备根据该第一比特序列，确定校验比特；该编码设备根据该第一比特序列和该校验比特，生成第二比特序列；该编码设备根据该第二比特序列，生成极化码序列，能够减小译码处理的延时，改善用户体验。

技术领域

本发明涉及通信领域，并且更具体地，涉及极化码的编码方法、译码方法、编码设备和译码设备。

背景技术

通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。其中，极化(Polar)码是第一个从理论上证明可以取得香农容量且具有低编译码复杂度的好码。

在循环冗余校验(CRC，Cyclic Redundancy Check)辅助下，采用增强传统的串行抵消(SC，Successive Cancellation)译码算法，例如，基于SC算法改进得到的串行抵消列表(SCL，Successive Cancellation List)译码算法、串行抵消堆栈(SCS，SuccessiveCancellation Stack)译码算法和串行抵消混合(SCH，Successive Cancellation Hybrid)译码算法等，能够显著提高Polar码的误帧率(Frame Error Rate，FER)性能。

在编码端，在现有的Polar码和CRC校验级联过程时，通过以下步骤进行：

1.对长度为K－α的序列X(即，用于承载待发送的信息)，添加长度为α的CRC校验码，得到长度为K的序列Y，即，将添加了CRC校验码的序列Y作为信息比特；

2.对上述序列Y进行码率为K/N的Polar码编码。即，首先，对序列Y插入N－K个固定比特(通常为0)，得到长度为N的序列Z，并使Z序列乘以核矩阵，得到最终的Polar码序列。

此情况下，在译码端，需要获取所接收到的Polar码序列中的信息比特的估值后，才能够进行CRC校验，特别是在基于SCL译码算法等的译码过程中，能够获得多个路径的估值，即，需要获取每个路径中的信息比特之后，才能够进行CRC校验，大大增加了译码处理的延时，影响用户体验。

发明内容

本发明实施例提供一种极化码的编码方法、译码方法、编码装置和译码装置，能够减小译码处理的延时，改善用户体验。

第一方面，提供了一种极化码的编码方法，包括：编码设备根据需要传输至译码设备的目标信息，生成第一比特序列，该第一比特序列包括信息比特和固定比特，该信息比特用于承载该目标信息，该固定比特用于承载预设信息；该编码设备根据该第一比特序列，确定校验比特；该编码设备根据该第一比特序列和该校验比特，生成第二比特序列；该编码设备根据该第二比特序列，生成极化码序列。

结合第一方面及其上述实现方式，在第一方面的第一种实现方式中，在该第二比特序列中，该校验比特在该第一比特序列之后。从而能够满足现有通信标准中对待校验比特和校验比特的位置关系的要求。

结合第一方面及其上述实现方式，在第一方面的第二种实现方式中，该编码设备根据该第一比特序列，确定校验比特，包括：该编码设备根据该第一比特序列的长度，确定并行度M，M≥2；该编码设备根据该并行度M，对该第一比特序列进行校验处理，以获取该校验比特。

通过基于并行度M，同时进行针对该第一比特序列中的M个比特的校验处理，能够缩短校验处理的时间，减小传输时延。

结合第一方面及其上述实现方式，在第一方面的第三种实现方式中，并行度M为2的整数次幂。并且，该第一比特序列的长度为2的整数次幂。

通过使并行度M和第一比特序列的长度为2的整数次幂，能够容易地获得并行度M。