[发明专利]电子系统、系统诊断电路与其操作方法

说明书

本发明提供一种电子系统、系统诊断电路与其操作方法。系统诊断电路包括数据寄存器电路、指令寄存器电路、诊断控制器电路、控制寄存器电路以及检测电路。诊断控制器电路依据操作状态来决定将诊断主机的测试数据传输至指令寄存器电路或数据寄存器电路。当经传输至数据寄存器电路的第一测试数据符合预设样式时，检测电路更新控制寄存器电路。在符合联合测试工作群组标准或IEEE 1149.1标准的规范下，本发明的系统诊断电路可以依据诊断主机的指令而弹性控制对电子系统的诊断操作。

技术领域

本发明是有关于一种电子系统诊断技术，且特别是有关于一种电子系统、系统诊断电路与其操作方法。

背景技术

随着电路设计越趋复杂，越多的功能电路被实现在单一晶片中，于是执行扫描测试所需要的时间也就越来越长。例如，图1示出了联合测试工作群组(Joint Test ActionGroup,简称：JTAG)标准(或IEEE 1149.1标准)的电路方块示意图。电子系统100表示待诊断的目标系统。诊断操作包括(但不限于)除错(debug)、性能监控(performancemonitoring)、追踪(tracing)、测试(testing)及硬件编程(firmware programming)。

电子系统100可能包括存储器110和/或其他系统元件120。电子系统100还可能包括多个处理器(processor，例如图1所示处理器130、140与150)。这些处理器130、140与150各自可以经由系统汇流排(system bus)160而存取/控制存储器110和/或系统元件120。这些处理器130、140与150各自包括核心电路(core circuit)与测试存取口(Test AccessPort,简称：TAP)，如图1所示。

诊断主机(diagnostic host)10的测试数据输出接脚TDO耦接至处理器130的测试存取口的测试数据输入接脚TDI，处理器130的测试存取口的测试数据输出接脚TDO耦接至处理器140的测试存取口的测试数据输入接脚TDI，处理器140的测试存取口的测试数据输出接脚TDO耦接至处理器150的测试存取口的测试数据输入接脚TDI，而处理器150的测试存取口的测试数据输出接脚TDO则耦接至诊断主机10的测试数据输入接脚TDI。因此，这些处理器130、140、150与诊断主机10之间的耦接关系为菊炼(daisy-chain)结构。这些处理器130、140与150形成一个扫描链(scan chain)。

诊断主机10输出测试时脉(test clock)信号TCK、测试模式选择(test modeselection)信号TMS与重置信号TRST给这些处理器130、140与150的测试存取口。依据测试模式选择信号TMS的触发，而这些处理器130、140与150的测试存取口可以切换操作状态。因此，这些处理器130、140与150的测试存取口可以执行诊断主机10所发出的测试指令，并将测试结果回传给诊断主机10。然而系统在操作过程中，基于功率管理考量，这些处理器130、140与150其中一个或多个处理器可能会被停止供电。若在扫描链中的任何一个测试存取口被停止供电，则此扫描链将被打断，使得诊断主机10无法对电子系统100进行监督和/或测试。

发明内容

本发明提供一种电子系统、系统诊断电路与其操作方法。在符合联合测试工作群组(Joint Test Action Group,简称：JTAG)标准(或IEEE 1149.1标准)的规范下，系统诊断电路可以依据诊断主机的指令而弹性控制对电子系统的诊断操作。

本发明的实施例提供一种电子系统的系统诊断电路。系统诊断电路包括接口、数据寄存器电路、指令寄存器电路、诊断控制器电路、控制寄存器电路以及检测电路。接口用以接收第一测试数据。数据寄存器电路为识别码寄存器或是旁路寄存器。诊断控制器电路依据操作状态来决定将第一测试数据传输至指令寄存器电路或数据寄存器电路。当经传输至数据寄存器电路的第一测试数据符合预设样式(predefined pattern)时，检测电路更新控制寄存器电路。