[发明专利]一种面向MIMO检测的可重构阵列架构及其检测方法

说明书

本发明提供一种面向MIMO检测的可重构阵列架构，应用于可重构处理器系统中。可重构阵列架构包含通用可重构阵列、特殊可重构阵列及共享存储体。相较于传统的可重构阵列计算架构，本文的架构可以实现多种矩阵运算及多种K值下的完整K‑best算法，通过组合异构的可重构阵列，通过灵活的共享存储方式，完成高效的MIMO检测计算。

技术领域

本发明涉及通信基带的可重构架构设计领域。

背景技术

MIMO(Multiple-Input Multiple-Output多入多出技术)技术指在发射端和接收端分别使用多个发射天线和接收天线，使信号通过发射端与接收端的多个天线传送和接收，从而改善通信质量。它能充分利用空间资源，通过多个天线实现多发多收，在不增加频谱资源和天线发射功率的情况下，可以成倍的提高系统信道容量，显示出明显的优势、被视为下一代移动通信的核心技术。

在目前的可重构架构中，有多种支持MMSE检测算法、SIC-MMSE检测算法等多种检测算法的可重构架构，但却很少有支持K-best检测算法的可重构架构。K-best检测算法具有优异的性能，在信道条件较差的情况下仍然能够有较好的性能，并且复杂度适中，使用范围广，具有很高的研究价值。K-best检测算法本身存在大量的重复计算和并行计算，可重构架构能够充分挖掘K-best检测算法的并行度，有效提高算法性能。

发明内容

本发明提供了一种面向MIMO检测的可重构阵列架构设计，用于并行实现K-best检测算法中存在的节点运算以及相应的PED计算，并能够有效加速PED排序操作，显著减少检测算法周期，提高检测算法吞吐率。该可重构阵列架构实现的检测方法，通过异构的计算阵列，完成多种矩阵计算，充分满足在MIMO检测中的信号数据处理需求。

本发明的技术方案是：一种面向MIMO检测的可重构阵列架构，包含第一至第四通用可重构阵列、1个特殊可重构阵列、共享存储#1、共享存储#2和共享存储#3；所述的通用可重构阵列规模为4×4并包含一个本地存储，用于实现矩阵QR分解、K-best检测算法中的节点计算以及节点对应的PED计算；所述的特殊可重构阵列规模为8×4，用于实现K-best算法中的PED排序，k个PED数据的排序只需[k/2]+1个周期；加速数据排序，减少排序所占用的时钟周期。所述的共享存储#1由第一至第二通用可重构阵列和特殊可重构阵列共享，用于实现第一至第二通用可重构阵列与特殊可重构阵列间的数据交互；所述的共享存储#2由第三至第四通用可重构阵列和特殊可重构阵列共享，用于实现第三至第四通用可重构阵列与特殊可重构阵列间的数据交互；所述的共享存储#3由4个通用可重构阵列共享，用于实现通用可重构阵列间的数据交互。

进一步的，所述的特殊可重构阵列由4行8列定制的PE和路由结构组成，能够实现多种快速排序方法；每种快速排序方法的硬件结构的基本单元为寄存器、选择器以及比较器；所述定制的PE包含一个寄存器、二路选择器和一个比较器，每个PE能够配置成一个单独的寄存器、选择器或比较器；且通过路由结构，每个PE能够与周围相邻的八个PE进行数据交互。定制的PE和灵活高效的路由结构使得特殊可重构阵列能够实现多种快速排序算法，减少排序占用的时钟周期，提高K-best检测算法性能。

进一步的，所述多种快速排序方法为普通排序或者奇偶排序。

进一步的，所述第一至第四通用可重构阵列能够实现多种计算功能；每个可重构阵列规模为4×4，支持多种规模的矩阵QR分解、节点计算以及节点对应的PED计算；每个PE的输入有两种类型：一种是行互联线传输的数据，另一种则来自上方三个PE和左右两个PE的输出；每个PE的输出有五个方向，即：能够传输给左右两个PE和下方的三个PE；每个通用可重构阵列包含一个本地存储，用于存放本地数据；每个PE包含一个寄存器、一个乘法器、一个除法器和ALU单元，能够将PE的功能转变为乘法器、除法器、ALU逻辑运算或寄存器。

本发明还提供一种利用所述的面向MIMO检测的粗粒度可重构阵列架构实现的检测方法，具体步骤如下：