[发明专利]电平转换电路

权利要求书

1.一种电平转换电路，其特征在于，所述电平转换电路包括：

两个异步输出的第一级输出电路，两个所述第一级输出电路均连接至接地端、第一电压源、第二电压源和第三电压源，以及两个所述第一级输出电路还分别连接至两个异步输入的输入信号源，每一所述第一级输出电路在其输入信号源输入高电平时输出接地端的电压值，在其输入信号源输入低电平时输出第三电压源的电压值；

第二级输出电路，所述第二级输出电路连接至所述第三电压源和两个异步输出的第一级输出电路的输出端，以输出负压输出电平值和所述第二电压源的电压值翻转的输出电压；

其中，所述第一电压源为正压电源，所述第二电压源和所述第三电压源为负压电源，且所述第二电压源的电压值低于所述第三电压源的电压值，所述负压输出电平值高于所述第三电压源的电压值并低于所述接地端的电压值。

2.根据权利要求1所述的电平转换电路，其特征在于，所述第一级输出电路包括：

第一上拉单元，连接至所述第一电压源和第一中间输出端，并通过第一反相器连接至所述输入信号源；

第一下拉单元，连接至所述第二电压源和所述第一中间输出端；

第二上拉单元，连接至所述第一电压源和第二中间输出端，并通过所述第一反相器和第二反相器的串联连接至所述输入信号源；

第二下拉单元，连接至所述第二电压源和所述第二中间输出端；

节点单元，连接至所述第一电压源、所述第二电压源、第一中间输出端、第二中间输出端、所述第一上拉单元和所述第一下拉单元之间、以及所述第二上拉单元和所述第二下拉单元之间，其中，所述第一上拉单元、所述第一下拉单元和所述节点单元配合，以使所述第一中间输出端在所述输入信号源为高电平时输出第一电压源的电压值，在所述输入信号源为低电平时输出第二电压源的电压值，所述第二上拉单元、所述第二下拉单元和所述节点单元配合，以使所述第二中间输出端在所述输入信号源为高电平时输出第二电压源的电压值，并在所述输入信号源为低电平时输出第一电压源的电压值。

3.根据权利要求2所述的电平转换电路，其特征在于，

所述第一上拉单元包括：

第一PMOS管，其栅极经所述第一反相器连接至所述输入信号源，源极和基底连接至所述第一电压源，漏极连接至所述第一中间输出端；

所述第二上拉单元包括：

第二PMOS管，其栅极经所述第一反相器及第二反相器连接至所述输入信号源，源极和基底连接至所述第一电压源，漏极连接至所述第二中间输出端；

所述节点单元包括：

第三PMOS管，其源极和基底连接至所述第一电压源，漏极连接至所述第二中间输出端；

第四PMOS管，其源极和基底连接至所述第一电压源，漏极连接至所述第一中间输出端；

所述第一下拉单元包括：

第一NMOS管，其栅极连接至所述第三PMOS管的漏极和所述第四PMOS管的栅极，源极连接至所述第三PMOS管的栅极，漏极和基底连接至所述第二电压源；

所述第二下拉单元包括：

第二NMOS管，其栅极连接至所述第四PMOS管的漏极和所述第三PMOS管的栅极，源极连接至所述第四PMOS管的栅极，漏极和基底连接至所述第二电压源。

4.根据权利要求3所述的电平转换电路，其特征在于，所述第三PMOS管和所述第四PMOS管的尺寸均小于所述第一PMOS管和所述第二PMOS管的尺寸。

5.根据权利要求2至4中任一项所述的电平转换电路，其特征在于，所述第一级输出电路还包括：

第三上拉单元，连接至接地端、所述第二中间输出端和所述第一级输出电路的输出端，并通过第三反相器连接至所述输入信号源；

第三下拉单元，连接至所述第一中间输出端和第三电压源和所述第一级输出电路的输出端，所述第三上拉单元和所述第三下拉单元配合，以使所述第一级输出电路在其输入信号源输入高电平时输出所述接地端的电压值，在其输入信号源输入低电平时输出第三电压源的电压值，其中，所述第三电压源的电压高于所述第二电压源。