[发明专利]一种用于液晶面板的扇出线路的走线结构

说明书

技术领域

本发明涉及一种走线结构，尤其涉及一种用于液晶面板的扇 出线路的走线结构。

背景技术

液晶显示面板具有高画质、体积小、重量轻、低电压驱动、 低消耗功率及应用范围广等优点，因此已取代阴极射线管(Cathode RayTube，CRT)成为新一代显示设备的主流。传统的液晶显示面 板是由一具有彩色滤光层的彩色滤光基板、一薄膜晶体管阵列基 板(TFTarraysubstrate)以及配置于此两基板之间的液晶层构成。

在现有技术中，一种液晶显示面板可分成主动区(activearea， AA)以及位于主动区外围的外部引线接合区(out-leadbonding area，OLB)。其中，主动区内配置有多个像素以形成一像素阵列 (pixelarray)，外部引线接合区则设计有周边线路。每个像素皆包 括一薄膜晶体管以及与该薄膜晶体管相连的一像素电极，且每个 像素都被两条相邻的扫描线(scanline)以及两条相邻的数据线 (dataline)包围。通常来说，这些扫描线以及数据线会由主动区 延伸至外部引线接合区，并通过周边线路与驱动芯片(driverIC) 电性连接。例如，驱动芯片有特定的尺寸设计，则周边线路会由 连接扫描线与数据线的一端向驱动芯片所在区域集中而构成一扇 出线路(fan-outcircuit)。扇出线路具有多条走线结构，一般地， 边缘侧的走线两端在水平方向上相隔的距离不同于中心区域的走 线两端在水平方向上相隔的距离，亦即，随着驱动芯片与对应扫 描线的相对位置不同或者驱动芯片与对应数据线的相对位置不 同，各走线结构势必会具有不同的长度，因此，扇出线路的各走 线结构间存在着显著的阻抗差异。为了缩小走线间的阻抗差异， 现有的一种解决方案是在于，使一部分的走线结构具有绕线部的 设计，藉由绕线部来增加走线的长度从而调整不同的扫描线或者 不同的数据线的阻抗，使得中间与两边缘的线路阻抗差异减小， 进而实现扇出线路内部的阻抗值均匀化，降低因外侧线路与中间 线路阻抗差异所造成的讯号延迟现象。不过，各走线结构之间的 间距(pitch)往往是固定的，绕线部仅仅只能在这样的固定间距 下迂回排列，因此绕线部的设计只能小幅度地缩小走线之间的阻 抗差异。如此一来，同一扇出线路中的最外侧(outermost)的走 线结构与中心区域的走线结构间仍旧存在不小的阻抗差异。

另一方面，为平衡扇出线路内的不同走线间的阻抗差异，阻 抗大的走线尽量走直线，阻抗小的走线则采取弓线以增加路径长。 然而，当驱动芯片的间距变小之后，扇出线路可绕弓线的空间也 随之缩减，甚至只能走直线，这对扇出线路内部的阻抗值均匀化 较为不利。

有鉴于此，如何设计一种针对液晶面板的扇出线路的走线结 构，以有效克服现有技术中的上述缺陷或不足，是业内相关技术 人员亟待解决的一项课题。

发明内容

针对现有技术中的液晶面板的扇出线路在实现走线间的阻抗 均匀化方面所存在的上述缺陷，本发明提供了一种新颖的、用于 液晶面板的扇出线路的走线结构，以便兼顾驱动芯片的间距变小 与扇出线路内部的阻抗匹配需求。

依据本发明的一个方面，提供一种用于液晶面板的扇出线路 的走线结构，包括：

一第一走线，其沿竖直方向延伸且包括多个直线部和多个弓 形部，所述第一走线的所述直线部与所述弓形部交错排列；以及

一第二走线，其沿竖直方向延伸且包括多个直线部和多个弓 形部，所述第二走线与所述第一走线彼此相邻，并且所述第二走 线的所述直线部与所述弓形部亦交错排列，

其中，所述第一走线的弓形部与所述第二走线的弓形部各自 的绕线起点不在同一水平直线上。

在一具体实施例，所述第一走线与所述第二走线的相对位置 满足如下关系式：

P>＝W*1.5+S

其中，P表示所述第一走线的直线部以及所述第二走线的直线 部之间的间距，W表示所述第一走线的弓形部或所述第二走线的 弓形部的绕线宽度，S表示所述第一走线的弓形部以及所述第二走 线的弓形部之间的间距。

在一具体实施例，同一走线上的所有直线部在竖直方向相互 对齐。

在一具体实施例，所述第一走线的弓形部与所述第二走线的 弓形部彼此相对设置，并且两者的弓形凸起方向彼此相反。