[发明专利]环栅MOSFET及其形成方法

说明书

一种环栅MOSFET及其形成方法，该环栅MOSFET包括：半导体衬底；位于所述半导体衬底上的沟道区、源区和漏区，所述源区、漏区沿第一方向位于所述沟道区的两侧，所述第一方向平行于或垂直于所述半导体衬底的表面，所述沟道区包括内芯区和覆盖在所述内芯区表面的外壳区，所述内芯区的材料包括半导体材料，所述外壳区的材料包括黑磷；位于所述半导体衬底上的栅极，所述栅极沿环绕所述第一方向的第二方向包围所述沟道区的所述外壳区。黑磷相对于传统的半导体材料具有更佳的载流子迁移率，故本发明技术方案的环栅MOSFET能够有效抑制晶体管的短沟道效应。

技术领域

本发明涉及半导体技术领域，特别是涉及一种环栅MOSFET及其形成方法。

背景技术

如图1所示，传统MOSFET包括栅极1a、源区2a和漏区3a，其中，源区2a和漏区3a位于半导体衬底4a内，源区2a和漏区3a之间的半导体衬底4a构成沟道区5a，栅极1a位于沟道区5a的上方。

在摩尔定律的驱动下，传统MOSFET的特征尺寸不断缩小。然而，短沟道效应(ShortChannel Effect，简称SCE)成为传统MOSFET的特征尺寸进一步缩小所难以逾越的一道障碍。为了解决该问题，环栅MOSFET应运而生。现有环栅MOSFET包括下述三种：

如图2所示，第一种环栅MOSFET为FinFET(鳍式场效应晶体管)，其包括均位于半导体衬底4b上方的栅极1b、源区2b、漏区3b和沟道区5b(图中虚线所围成的区域)。其中：源区2b、漏区3b沿第一方向X1位于沟道区5b的两侧，第一方向X1平行于半导体衬底4b的表面S1；栅极1b沿环绕第一方向X1的第二方向C1半包围沟道区5b，即，栅极1b不仅覆盖在沟道区5b的顶部，还沿第三方向Y1覆盖在沟道区5b的两侧，第三方向Y1平行于表面S1且垂直于第一方向X1。

如图3所示，第二种环栅MOSFET为Lateral GAAFET(gate-all-around fieldeffect transistor)，其包括均位于半导体衬底4c上方的栅极1c、源区2c、漏区3c和沟道区5c。其中：沟道区5c悬置在半导体衬底4c上方，所谓悬置是指沟道区5c与半导体衬底4c的表面S2之间存在间隔；源区2c、漏区3c沿第一方向X2位于沟道区5c的两侧，第一方向X2平行于表面S2；栅极1c沿环绕第一方向X2的第二方向C2全包围沟道区5c，即，栅极1c沿第二方向C2环绕沟道区5c一整圈。为了说明源区2c、漏区3c和沟道区5c之间的相对位置关系，图中用虚线将源区2c和沟道区5c、漏区3c和沟道区5c均分隔开。

如图4所示，第三种环栅MOSFET为Vertical GAAFET，其包括均位于半导体衬底4d上方的栅极1d、源区2d、漏区3d和沟道区5d。其中：源区2d、漏区3d沿第一方向X3位于沟道区5d的两侧，第一方向X3垂直于半导体衬底4d的表面S3；栅极1d沿环绕第一方向X3的第二方向C3全包围沟道区5d，即，栅极1d沿第二方向C3环绕沟道区5d一整圈。为了说明源区2d、漏区3d和沟道区5d之间的相对位置关系，图中用虚线将源区2d和沟道区5d、漏区3d和沟道区5d均分隔开。

上述三种环栅MOSFET中，整个源区2b-2d、整个漏区3b-3d、整个沟道区5b-5d的材质均为传统半导体材料(如硅、锗等)，源区2b-2d、漏区3b-3d均与接触插塞(未图示)电连接。

然而，上述三种环栅MOSFET仍不能有效地抑制晶体管的短沟道效应。另外，上述三种环栅MOSFET中源区、漏区与接触插塞之间均存在较大的接触电阻(contactresistance)。

发明内容

本发明要解决的问题是：现有环栅MOSFET仍不能有效地抑制晶体管的短沟道效应。

本发明要解决的另一问题是：现有环栅MOSFET中源区、漏区与接触插塞之间均存在较大的接触电阻。

为解决上述问题，本发明提供了一种环栅MOSFET，包括：