[发明专利]一种基于忆阻器的多值逻辑器件及操作方法

权利要求书

1.一种基于多值逻辑器件实现三值逻辑加的操作方法，所述多值逻辑器件包括一个忆阻器，通过在所述忆阻器的两端施加外界激励信号使得所述忆阻器呈现高阻态H、低阻态L或更低阻态B；其特征在于，包括下述步骤：

(1)通过在所述忆阻器的一端(202)接零电平脉冲(100)，且在所述忆阻器的另一端(201)接正向第二阈值转变电压脉冲+V_th2(102)，使得所述忆阻器的电阻状态初始化为更低阻态B(300)；

(2)通过在所述忆阻器的一端(202)施加输入逻辑信号a，且在所述忆阻器的另一端(201)接零电平脉冲(100)，来实现所述逻辑信号a写入并储存在所述忆阻器中；其中，所述输入逻辑信号a为零电平脉冲(100)、V₁电压脉冲(104)或V₂电压脉冲(106)；

(3)通过在所述忆阻器的一端(202)输入逻辑信号b，且在所述忆阻器的另一端(201)接零电平脉冲(100)，来实现所述逻辑信号a和所述逻辑信号b的三值逻辑加MAX(a，b)运算；其中，所述逻辑信号b为零电平脉冲(100)、V₁电压脉冲(104)或V₂电压脉冲(106)；

(4)通过在所述忆阻器的两端施加读取电压，来实现三值逻辑加MAX(a，b)运算结果的读取。

2.一种基于多值逻辑器件实现三值逻辑乘的操作方法，所述多值逻辑器件包括一个忆阻器，通过在所述忆阻器的两端施加外界激励信号使得所述忆阻器呈现高阻态H、低阻态L或更低阻态B；其特征在于，包括下述步骤：

(1)通过在所述忆阻器的一端接零电平脉冲，且在所述忆阻器的另一端接正向第二阈值转变电压脉冲+V_th2，使得所述忆阻器的电阻状态初始化为更低阻态B；

(2)通过在所述忆阻器的一端输入逻辑信号a，且在所述忆阻器的另一端接零电平脉冲，使得所述逻辑信号a写入并储存在所述忆阻器中；

(3)通过在所述忆阻器一端输入逻辑信号b，且在所述忆阻器的另一端接V₂电压脉冲，来实现所述逻辑信号a和所述逻辑信号b的三值逻辑乘MIN(a，b)运算；

(4)通过在所述忆阻器的两端施加读取电压，来实现三值逻辑乘MIN(a，b)运算结果的读取。

3.一种基于多值逻辑器件实现三值比较逻辑GTL-BH的操作方法，所述多值逻辑器件包括一个忆阻器，通过在所述忆阻器的两端施加外界激励信号使得所述忆阻器呈现高阻态H、低阻态L或更低阻态B；其特征在于，包括下述步骤：

(1)通过在所述忆阻器的一端接零电平脉冲，且在所述忆阻器的另一端接正向第二阈值转变电压脉冲+V_th2，使得所述忆阻器的电阻状态初始化为更低阻态B；

(2)通过在所述忆阻器的一端接V_base1电压脉冲，且在所述忆阻器的另一端接输入逻辑信号，来实现三值比较逻辑GTL-BH运算；

(3)通过在所述忆阻器的两端施加读取电压，来实现三值比较逻辑GTL-BH运算结果的读取；

其中三值比较逻辑GTL-BH运算是指大于中间值时取最大GTL-BH。

4.一种基于多值逻辑器件实现三值比较逻辑LTL-BH的操作方法，所述多值逻辑器件包括一个忆阻器，通过在所述忆阻器的两端施加外界激励信号使得所述忆阻器呈现高阻态H、低阻态L或更低阻态B；其特征在于，包括下述步骤：

(1)通过在所述忆阻器的一端接零电平脉冲，且在所述忆阻器的另一端接正向第二阈值转变电压脉冲+V_th2，使得所述忆阻器的电阻状态初始化为更低阻态B；

(2)通过在所述忆阻器的一端接输入逻辑信号，且在所述忆阻器的另一端接V_base2电压脉冲，来实现三值比较逻辑LTL-BH运算；

(3)通过在所述忆阻器的两端施加读取电压，来实现三值比较逻辑LTL-BH运算结果的读取；

其中，三值比较逻辑LTL-BH运算是指小于中间值时取最大LTL-BH。