[发明专利]数据加扰解扰器、存储装置及加扰解扰方法

说明书

技术领域

本公开的实施例涉及一种数据加扰解扰器、存储装置及加扰解扰方法。

背景技术

存储器包括易失性存储器及非易失性存储器。易失性存储器需要电力维持其存储的数据，包括随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存期存储器(SDRAM)等；非易失性存储器可在断电时保留其存储的数据，包括快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)等。

快闪存储器包括NAND快闪存储器、NOR快闪存储器等，其包含电荷存储结构，可广泛用作电子设备中数据的存储。随着快闪存储器容量的增加，在高密度存储阵列内，特别是NAND快闪存储器的存储阵列内，存储单元中存储的电荷可能影响相邻单元的读取或编程操作。

发明内容

本公开的实施例提供一种数据加扰解扰器，包括初始种子生成模块、伪随机数生成模块以及数据运算传输模块，其中，所述初始种子生成模块被配置为生成初始种子并将该初始种子发送给所述伪随机数生成模块，所述伪随机数生成模块包括寄存器以及异或逻辑运算器，所述初始种子存储在寄存器中，所述异或逻辑运算器对存储在寄存器中的初始种子进行异或运算以生成加扰伪随机数和/或解扰伪随机数，所述数据运算传输模块包括传输门及异或门，所述传输门控制数据的传输方向，所述异或门将所述加扰伪随机数与输入数据进行异或运算，或将所述解扰伪随机数与输出数据进行异或运算。

例如，在本公开一实施例提供的数据加扰解扰器中，所述初始种子生成模块包括输入模块，通过所述输入模块输入第一初始种子。

例如，在本公开一实施例提供的数据加扰解扰器中，所述初始种子生成模块包括存储地址获取模块，所述存储地址获取模块获取当前页数据存储地址作为第二初始种子。

例如，在本公开一实施例提供的数据加扰解扰器中，所述初始种子生成模块包括输入模块、存储地址获取模块以及初始种子逻辑运算模块，通过所述输入模块输入第一初始种子，所述存储地址获取模块获取当前页数据存储地址作为第二初始种子，所述初始种子逻辑运算模块对所述第一初始种子和第二初始种子进行逻辑运算生成第三初始种子。

例如，在本公开一实施例提供的数据加扰解扰器中，所述伪随机数生成模块为并行伪随机数生成模块。

例如，在本公开一实施例提供的数据加扰解扰器中，所述伪随机数生成模块通过伽罗瓦域乘法计算生成伪随机数。

本公开至少一个实施例还提供一种数据存储装置，包括非易失性存储器以及本公开任一实施例所述的数据加扰解扰器。

例如，在本公开一实施例提供的数据存储装置中，所述非易失性存储器为快闪存储器。

例如，在本公开一实施例提供的数据存储装置中，所述快闪存储器中的存储单元为NAND结构。

例如，本公开一实施例提供的数据存储装置，还包括第一数据锁存器、第一数据选通器、第二数据锁存器和第二数据选通器，其中，所述第一数据锁存器的第一端与所述非易失性存储器耦接，所述第一数据锁存器的第二端与第一多路选通器的第一端耦接，所述第一多路选通器的第二端与所述数据运算传输模块的第二端耦接，所述第二数据锁存器的第二端与所述数据运算传输模块的第一端耦接，所述第二多路选通器的第二端与所述第二数据锁存器的第一端耦接。

本公开至少一个实施例还提供一种数据存储装置，包括非易失性存储器、数据加扰解扰器、第一数据锁存器、第一数据选通器、第二数据锁存器和第二数据选通器，其中，所述第一数据锁存器的第一端与所述非易失性存储器耦接，所述第一数据锁存器的第二端与第一多路选通器的第一端耦接，所述第一多路选通器的第二端与所述数据运算传输模块的第二端耦接，所述第二数据锁存器的第二端与所述数据运算传输模块的第一端耦接，所述第二多路选通器的第二端与所述第二数据锁存器的第一端耦接。

例如，在本公开一实施例提供的数据存储装置中，所述加扰解扰器包括初始种子生成模块、伪随机数生成模块以及数据运算传输模块，所述初始种子生成模块被配置为生成初始种子并将该初始种子发送给所述伪随机数生成模块，所述伪随机数生成模块包括寄存器以及异或逻辑运算器，所述初始种子存储在寄存器中，所述异或逻辑运算器对存储在寄存器中的初始种子进行异或运算以生成加扰伪随机数和/或解扰伪随机数，所述数据运算传输模块包括传输门及异或门，所述传输门控制数据的传输方向，所述异或门将所述加扰伪随机数与输入数据进行异或运算，或将所述解扰伪随机数与输出数据进行异或运算。

例如，在本公开一实施例提供的数据存储装置中，所述伪随机数生成模块为并行伪随机数生成模块，其通过伽罗瓦域乘法计算生成伪随机数。