[发明专利]闪存单元逻辑状态的模拟控制方法及装置

说明书

一种闪存单元逻辑状态的模拟控制方法及装置，所述方法包括：分别在所述闪存单元的控制栅极施加相应的补偿电压，模拟出所述闪存单元相应的逻辑状态，所述补偿电压与所述闪存单元的逻辑状态对应。应用所述方法及装置，可以在器件模型提取过程中，精确地控制闪存单元处于不同的逻辑状态，提高测试效率。

技术领域

本发明涉及存储器技术领域，具体涉及一种闪存单元逻辑状态的模拟控制方法及装置。

背景技术

闪存(flash memory)作为一种集成电路存储器件，由于其具有电可擦写存储信息的功能，而且断电后存储的信息不会丢失，因而被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。

闪存中设置有用于存储数据的存储阵列，以及用于执行读、写操作的外围电路。其中，所述存储阵列中设置有若干按阵列排布的闪存单元。每个闪存单元可以包括：衬底，位于衬底上方的中间电极，以及至少一个存储结构。每一存储结构可以储存至少一位的数据。通常，每个存储结构可以包括：一位线电极、一控制栅极以及一浮栅。每个闪存单元的控制栅极、中间电极及位线电极分别连接于控制栅线和、字线和位线。通过所述控制栅线、字线和位线在闪存单元的各个电极上加载不同的驱动电压，实现对各的读、写以及擦除操作。

在实际应用中，按照闪存单元的各存储结构的读取值的不同，可以将所述闪存单元划分为多种逻辑状态。比如，当闪存单元仅包括一个存储结构时，按照所述闪存单元的读取值，将所述闪存单元划分为“1”及“0”两种逻辑状态。当闪存单元包括两个存储结构时，按照两个所述闪存单元的读取值，可以将所述闪存单元划分为“01”、“10”以及“11”三种逻辑状态。每个逻辑状态对应所述闪存单元的一电流变化区间。

在设计阶段，通常需要对各闪存外围电路的性能进行计算机仿真测试，而仿真测试过程中，需要先提取闪存单元处于不同的逻辑状态下各端电流变化的数学模型。

目前，通常采用控制对闪存单元执行擦除及写操作的时间的方式，来控制闪存单元处于不同的逻辑状态。具体地，先对所述闪存单元的一个存储结构执行擦除及写操作，并同时对上述操作的执行时间进行计时。当上述操作达到预设时间时，对闪存单元执行读操作，根据读操作的结果来确定所述闪存单元当前的逻辑状态是否满足要求。通过改变擦除，写的时间，可以控制闪存单元处于不同的逻辑状态。

然而，在上述方法中，对闪存单元执行擦除及写操作的时间很难精确地控制闪存单元处于对应的逻辑状态，并且当需要模拟闪存单元的多个逻辑状态时，耗费时间较长，导致模型提取测试效率较低，很难满足用户要求。预先无法确定达到某个需要状态的擦，写操作时间，需要通过反复的实验才能获得，得到的擦，写操作数据也不具备通用性，换另外一个单元要重新寻找合适的时间条件。

发明内容

本发明解决的技术问题是：在电子器件模型提取过程中，如何精确地控制闪存单元处于不同的逻辑状态，提高测试效率。

为解决上述技术问题，本发明实施例提供一种闪存单元逻辑状态的模拟控制方法，所述闪存单元包括至少一存储结构，所述存储结构包括：一位线电极、一控制栅极以及一浮栅，所述方法包括：

分别在所述闪存单元的控制栅极施加相应的补偿电压，模拟出所述闪存单元相应的逻辑状态，所述补偿电压与所述闪存单元的逻辑状态对应。

可选地，所述补偿电压是通过如下方式获得的：

在对各所述存储结构执行读操作时，不断调整施加在各所述存储结构控制栅极的调节电压，直至所述闪存单元的读取电流为预设电流，将所述闪存单元的读取电流为预设电流时，所对应的调节电压与所对应的控制栅极的驱动电压之差，作为所述闪存单元当前逻辑状态所对应的补偿电压，其中，所述预设电流为在所述闪存单元实际处于所模拟的逻辑状态时，在各电极上仅施加所述驱动电压时的读取电流，与所述闪存单元的逻辑状态一一对应，所述驱动电压为能够独立驱动所述闪存单元执行读操作的电压。