[发明专利]基于单双跳变的低功耗确定性BIST及种子压缩方法

说明书

本发明涉及大规模数字集成电路技术领域，一种基于单双跳变的低功耗确定性BIST及种子压缩方法，一方面，为了降低测试功耗，本发明使用了一种新型的单双跳变单元和ROM存储的控制信号通过单双混合跳变来生成确定性种子，然后利用单跳变重播种技术来生成确定性测试向量。同时，为了减少冗余向量的个数，减少测试时间，本发明还增加了2‑bit减法计数器来约束重播种过程中确定性测试向量生成的个数。另一方面，为了压缩面积开销并生成控制信号，本发明还提出了对应的种子压缩方法，实验结果表明，本发明提出的BIST和种子压缩方法的测试性能，如测试时间、面积开销及测试功耗都有很大程度的降低。

技术领域

本发明涉及一种基于单双跳变的低功耗确定性BIST及种子压缩方法，属于大规模数字集成电路技术领域。

背景技术

如今，随着制造工艺尺寸的不断减少，低功耗技术的普及，对测试功耗的要求也随之增加。此外，测试矢量之间相关性较低，这导致在测试状态下产生的功耗往往比正常工作状态下高出许多，最终这将会影响到芯片的可靠性。因此如何降低测试功耗成为近些年来的研究热点。而目前低功耗内建自测试的研究方向主要分为两类：(1)降低待测电路的测试功耗(2)降低向量生成器的功耗。前者主要通过如修改或划分扫描链的结构、扫描链重排序以及增加额外的控制逻辑等方法来降低功耗，后者主要通过测试矢量重排序，减少向量生成器的跳变以及过滤冗余的测试向量等方法来降低测试功耗。目前，由于单跳变技术卓越的低功耗特性，它被广泛地使用在低功耗BIST设计当中。它的基本原理是保证两两相邻的测试向量之间有且只有1位发生了跳变，这样可以很大幅度的降低芯片的测试功耗。同时，在之前的研究中发现，比起多跳变测试向量，单跳变测试向量能够更好的检测到多种故障类型，例如延迟故障。因此，各种伪随机单跳变测试方案被提出。如图1所示的伪随机单跳变确定性向量生成器是由LFSR和2-bit扭环计数器(twisted ring counter，TRC)构成，它利用控制信号sel可以灵活地实现LFSR与TRC模式的来回切换。当处于TRC模式下，由L-stageLFSR指定2-bit TRC发生单跳变。而当进入LFSR模式后，电路会生成新的相关性较低的伪随机种子，用于更快速地提高故障覆盖率。不过与确定性测试技术相比，伪随机测试技术既无法达到ATPG所能达到的故障覆盖率，同时为了实现较高的故障覆盖率还需要耗费较长的测试时间，增加测试功耗。为了减低测试时间并保证故障覆盖率，采用确定性测试方案应该会有比较好的结果。

发明内容

为了克服现有技术中存在的不足，本发明目的是提供一种基于单双跳变的低功耗确定性BIST及种子压缩方法。一方面，为了降低测试功耗，本发明使用了一种新型的单双跳变单元和ROM存储的控制信号通过单双混合跳变来生成确定性种子，然后利用单跳变重播种技术来生成确定性测试向量。同时，为了减少冗余向量的个数，减少测试时间，本发明还增加了2-bit减法计数器来约束重播种过程中确定性测试向量生成的个数。另一方面，为了压缩面积开销并生成控制信号，本发明还提出了对应的种子压缩方法，实验结果表明，本发明提出的BIST和种子压缩方法的测试性能，如测试时间、面积开销及测试功耗都有很大程度的降低。