[发明专利]一种用于Gm-C滤波器的可调的高线性度跨导放大器结构

权利要求书

1.一种用于Gm-C滤波器的可调的高线性度跨导放大器结构，包括OTA电路，所述OTA电路包括预衰减级、输入级和输出级，其特征在于：

所述OTA电路连接有一共模反馈电路；

所述预衰减级采取二极管连接为负载的共源级结构，用于对输入信号进行衰减，以提高跨导放大器的线性度；所述输入级采取交叉耦合结构以抵消三次谐波失真项；所述输出级采取源级退化电流镜结构，实现跨导值的调节；

所述预衰减级的电路包括2个NMOS管和2个PMOS管，2个NMOS管是MN1和MN2，2个PMOS管是MP1和MP2；

所述输入级的电路包括8个NMOS管，即MN3、MN4、MN5、MN6、MN7、MN8、MN9和MN10；

所述输出级的电路包括8个PMOS管和4个NMOS管，所述8个PMOS管是MP3、MP4、MP5、MP6、MP7、MP8、MP9和MP10，所述4个NMOS管是MN11、MN12、MN13和MN14；

上述预衰减级电路、输入级电路和输出级电路中各器件的连接关系如下：

6个PMOS管MP1、MP2、MP3、MP4、MP7、MP8的源衬端以及4个PMOS管MP5、MP6、MP9、MP10的衬端接电源电压；

8个NMOS管MN1、MN2、MN7、MN8、MN9、MN10、MN13、MN14的源衬端以及6个NMOS管MN3、MN4、MN5、MN6、MN11、MN12的衬端接地；

NMOS管MN1的栅端接入电压V_in，作为OTA电路负的输入端，NMOS管MN2的栅端接入电压V_ip，作为OTA电路正的输入端；

2个PMOS管MP3、MP4的栅端相连并接到偏置电压v_tunmax，2个PMOS管MP7、MP8栅端相连并接到调节电压V_tun用于实现跨导值的调节，2个PMOS管MP1、MP2栅漏短接形成自偏置，2个PMOS管MP5、MP9栅端相连，连接到PMOS管MP5的漏端，MP6、MP10栅端相连，连接到PMOS管MP6的漏端；

2个NMOS管MN3、MN5栅端相连，接到NMOS管M1的漏端，2个NMOS管MN4、MN6栅端相连，接到NMOS管M2的漏端，4个NMOS管MN7、MN8、MN9、MN10的栅端相连，接到偏置电压V_b1，2个NMOS管MN11、MN12的栅端相连，接到偏置电压V_b2，2个NMOS管MN13、MN14栅端相连，接在由共模反馈电路反馈的偏置电压V_cm；

PMOS管MP3的漏端与PMOS管MP5的源端相连接，PMOS管MP4的漏端与PMOS管MP6的源端相连接，PMOS管MP7的漏端与PMOS管MP9的源端相连接，PMOS管MP8的漏端与PMOS管MP10的源端相连接；

2个NMOS管MN3、MN4的源端与2个NMOS管MN7、MN8的漏端相连接，2个NMOS管MN5、MN6的源端与2个NMOS管MN9、MN10的漏端相连接，NMOS管MN11的源端与NMOS管MN13的漏端相连接，NMOS管MN12的源端与NMOS管MN14的漏端相连接；

PMOS管MP1的漏端与NMOS管MN1的漏端相连接，PMOS管MP2的漏端与NMOS管MN2的漏端相连接，PMOS管MP6的漏端与NMOS管MN3、MN6的漏端相连接，PMOS管MP5的漏端与NMOS管MN4、MN5的漏端相连接，PMOS管MP9的漏端与NMOS管MN11的漏端相连接，作为OTA电路负的输出端V_on，PMOS管MP10的漏端与NMOS管MN12的漏端相连接，作为OTA电路正的输出端V_op；

所述OTA电路负的输出端V_on和OTA电路正的输出端V_op分别与所述共模反馈电路的正、负输入端连接，所述共模反馈电路用来控制输出信号的共模电平；所述共模反馈电路包括6个PMOS管和8个NMOS管，所述6个PMOS管MP11、MP12、MP13、MP14、MP15和MP16，所述8个NMOS管MN15、MN16、MN17、MN18、MN19、MN20、MN21和MN22；

所述共模反馈电路中各器件之间及所述共模反馈电路与所述OTA电路的连接关系如下：

3个PMOS管MP11、MP12、MP15的源衬端以及3个PMOS管MP13、MP14、MP16的衬端接电源电压；

3个NMOS管MN19、MN20、MN22的源衬端以及5个NMOS管MN15、MN16、MN17、MN18、MN21的衬端接地；

NMOS管MN15的栅端接入OTA电路的输出电压V_on，作为该共模反馈电路负的输入端，NMOS管MN16的栅端接入OTA电路的输出电压V_op，作为该共模反馈电路正的输入端；

2个NMOS管MN17、MN18栅端相连，接到参考电压V_ref，2个NMOS管MN19、MN20栅端相连，接到偏置电压V_b1，NMOS管MN21栅端接到偏置电压V_b2，NMOS管MN22栅端接到NMOS管MN21的漏端，该NMOS管MN21的漏端电压V_cm作为反馈电压反馈到OTA电路，用来调节输出信号的共模电平；

2个PMOS管MP11、MP12的栅端相连，接到偏置电压v_tunmax，PMOS管MP15的栅端接到调节电压V_tun，2个PMOS管MP13、MP14栅漏短接形成自偏置，PMOS管MP16栅端与PMOS管MP14栅端相连；

PMOS管MP13的漏端与NMOS管MN17、MN18的漏端相连接，PMOS管MP14的漏端与NMOS管MN15、MN16的漏端相连接，PMOS管MP16的漏端与NMOS管MN21的漏端相连接；

PMOS管MP11的漏端与PMOS管MP13的源端相连接，PMOS管MP12的漏端与PMOS管MP14的源端相连接，PMOS管MP15的漏端与PMOS管MP16的源端相连接；

2个NMOS管MN15、MN17的源端与NMOS管MN19的漏端相连接，2个NMOS管MN16、MN18的源端与NMOS管MN20的漏端相连接，NMOS管MN21的源端与NMOS管MN22的漏端相连接。