[发明专利]阵列基板的制作方法

说明书

本发明提供一种阵列基板的制作方法，在对多晶硅层进行一次N型重掺杂之后，采用一道半色调光罩制程对多晶硅层进行两次P型重掺杂，利用P型离子对N型离子的中和在NMOS区的多晶硅层上形成N型轻掺杂区，既节约光罩，有效降低阵列基板的制作成本，同时可精确的控制N型轻掺杂区的长度，保证制得的阵列基板具有良好的电学性能。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法。

背景技术

随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。

现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin Film Transistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成。

低温多晶硅(Low Temperature Poly Silicon，LTPS)是广泛用于中小电子产品中的一种液晶显示技术。传统的非晶硅材料的电子迁移率约0.5-1.0cm²/V.S，而低温多晶硅的电子迁移率可达30-300cm²/V.S。因此，低温多晶硅液晶显示器具有高解析度、反应速度快、高开口率等诸多优点。

互补型金属氧化物半导体(CMOS)薄膜晶体管包括P型金属氧化物半导体(PMOS)薄膜晶体管和N型金属氧化物半导体(NMOS)薄膜晶体管。CMOS薄膜晶体管的优点在于能够实现仅仅使用PMOS或NMOS薄膜晶体管中的一种时难于实现的各种电路和系统。为改进CMOS薄膜晶体管的热载流子效应的可靠性，降低沟道中的最大场强，目前业界对NMOS薄膜晶体管多采用LDD(Lightly Doped Drain，轻掺杂区)结构。

如图1-2所示，为一种现有的阵列基板制程中NMOS薄膜晶体管的LDD区的制作方法，包括如下步骤：

步骤1、如图1所示，提供一基板100，在所述基板100上依次形成缓冲层120与多晶硅层130；在所述多晶硅层130上涂布光阻层140，采用一道光罩对所述光阻层140进行曝光、显影后，仅保留对应于所述多晶硅层130中间区域的部分，以剩余的光阻层140为掩膜，对多晶硅层130的两端进行N型重掺杂，得到两N型重掺杂区131及位于两N型重掺杂区131之间的未掺杂区域132；

步骤2、如图2所示，在所述多晶硅层130上沉积栅极绝缘层150，在所述栅极绝缘层150上沉积一金属层，通过一道光刻制程对所述金属层进行图形化处理，得到对应于多晶硅层130的未掺杂区域132上方的栅极160，且所述栅极160的宽度小于所述未掺杂区域132的宽度，以所述栅极160为掩膜，对多晶硅层130的未掺杂区域132的两端进行N型轻掺杂，得到两N型轻掺杂区(LDD)133。

如图3-4所示，为另一种现有的阵列基板制程中NMOS薄膜晶体管的LDD区的制作方法，包括如下步骤：

步骤1、如图3所示，提供一基板100，在所述基板100上依次形成缓冲层120与多晶硅层130；在所述多晶硅层130上沉积栅极绝缘层150，在所述栅极绝缘层150上沉积一金属层，通过一道光刻制程对所述金属层进行图形化处理，得到对应于多晶硅层130的中间区域的栅极160，以所述栅极160为掩膜，对多晶硅层130的两端进行N型重掺杂，得到两N型重掺杂区131及位于两N型重掺杂区131之间的未掺杂区域132；