[发明专利]一种基于动态数组实现多通道任意带宽发包的方法

说明书

本发明揭示了一种基于动态数组实现多通道任意带宽发包的方法，其包括令牌维护模块和发包控制模块，所述令牌维护模块用来控制发包速率，在每个时钟沿到来时，令牌维护模块按照指定的速率累加，在令牌维护模块为正的情况下才发送报文数据，每发送一个报文数据则减去该发送报文数据占用的令牌数，保证发包的速率和令牌累计的速率相同；所述发包控制模块按照各个通道轮循处理。本发明有效提升了芯片验证者的工作效率，缩短了芯片开发周期。

技术领域

本发明涉及通信技术领域，尤其是涉及一种基于动态数组实现多通道任意带宽发包的方法。

背景技术

在网络芯片的验证领域，通常要广泛应用发包工具，通过发包工具来模拟真实网络环境中的以太网报文流，从而达到验证芯片功能和性能的目的。目前的发包工具大都采用C语言函数来实现，再通过编程语言接口(英文简称PLI)接口将C语言产生的报文传给硬件描述语言(英文称Verilog)仿真器。这种方法在一定程度上能满足芯片验证要求，但这种方法有以下两个方面的不足:第一，仿真效率不够高，尤其在发包通道很多，发包数量很大的情况下，其仿真速度会变得很慢，严重影响芯片验证的效率，从而影响芯片开发周期及上市时间；第二，调试不方便，由于C语言运行的结果要通过PLI接口传给Verilog仿真器，也就是说在Verilog仿真器里面既无法看到C函数的代码，也无法看到C语言发包工具的任何中间结果，这样调试起来很不方便。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种基于动态数组实现多通道任意带宽发包的方法。

为实现上述目的,本发明提出如下技术方案：一种基于动态数组实现多通道任意带宽发包的方法，其包括令牌维护模块和发包控制模块，所述令牌维护模块用来控制发包速率，在每个时钟沿到来时，令牌维护模块按照指定的速率累加，在令牌维护模块为正的情况下才发送报文数据，每发送一个报文数据则减去该发送报文数据占用的令牌数，保证发包的速率和令牌累计的速率相同；所述发包控制模块按照各个通道轮循处理，若当前通道的动态数组里有报文数据，则看是否有令牌数，如果有，则发送报文数据，在报文数据发送之后将动态数组里面的该报文数据删除，保证动态数组里面没有存储多余的报文数据；若当前通道的动态数组有报文数据没有令牌数，则切换到下一个通道，按前述方式中如果该通道对应的动态数组有报文并且该通道对应的令牌数大于零，则使能该通道发送报文数据，否则继续切换到下一通道，实现基于动态数组的多通道任意带宽发包。

优选地，所述通道之间的切换可以指定不同的模式，所述通道之间的切换可为依次累加，或依次递减，或指定序列。

优选地，所述报文数据的存储采用系统级硬件描述语言(英文称System Verilog)定义的动态数组。

优选地，所述动态数组里面最多存一个包，只有发完一个包之后才会存储下一个报文数据。

优选地，在每次时钟触发时，查看当前通道的动态数组里面是否有报文数据，如果没有，看是否满足产生报文数据条件，在满足发包条件下产生一整个报文数据，并将该报文数据按照数据发送的格式存储在动态数组中。

优选地，产生报文数据的条件满足已经发送的报文数小于需要发送的总报文数。

优选地，所述产生报文数据的条件还需满足该通道的报文数据没有被反压。

优选地，所述产生报文数据的条件还需满足该通道已被用户使用。

本发明的有益效果是：本发明基于System Verilog的动态数组实现多通道任意带宽发包，仿真效率大大提升，调试大为方便，而且很容易扩展新的功能，有效提升了芯片验证者的工作效率，缩短了芯片开发周期。

附图说明

图1是本发明基于动态数组实现多通道任意带宽发包流程图；

图2是本发明基于动态数组和基于C函数实现发包的仿真效率对比。