[发明专利]沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法

说明书

技术领域

本发明涉及半导体集成电路制造工艺领域，特别涉及一种沟槽型MOS器件中沟槽底部的屏蔽膜层的形成方法。

背景技术

图1所示为沟槽型MOS器件的结构示意图，其外延层1中刻蚀形成有沟槽，多晶硅栅2和沟槽的侧壁表面隔离有栅氧化层3，多晶硅栅2和沟槽底部直接隔离有氧化层3。在该结构中，沟槽底部的氧化层3的厚度大于沟槽侧壁的栅氧化层4的厚度，因此可以有效地降低栅极和漏极之间的寄生电容即Cgd，从而可以提高开关速度，降低开关损耗。

目前，在沟槽底部形成厚氧化层的一种方法包括如下步骤：

1)在外延层1的硅表面以及沟槽内通过HDP(高密度等离子体)淀积氧化层11，该氧化层11完全填充沟槽；

2)对硅表面的氧化层11进行CMP(化学机械研磨)，如图2A所示；

3)进行湿法刻蚀(wetetch)，去除硅表面的氧化层并将沟槽中的氧化层刻蚀至所需厚度，形成沟槽底部的厚氧化层11，如图2B所示。

通常来说，沟槽的深度在1微米以上，因此在上述方法中，为了满足CMP工艺的需求，通过HDP淀积的氧化层的厚度需要在15000埃以上(即图2A中硅表面的氧化层顶面到沟槽内氧化层最底部的高度)，然而HDP工艺成本很高，而且沟槽底部的氧化层的厚度容易受到HDP/CMP工艺面内均一性叠加的影响，存在面内均一性较差的缺陷。

此外，在沟槽底部形成厚氧化层的另一种方法包括如下步骤：

1)外延层1刻蚀形成沟槽，进行热氧化工艺在外延层1的硅表面以及沟槽内侧都形成第一氧化层21；

2)在第一氧化层21上淀积氮化层22，如图3A所示；

3)去除硅表面的氮化层22和第一氧化层21，同时将沟槽底部的氮化层和第一氧化层去除，如图3B所示，仅保留沟槽侧壁的氮化层22和第一氧化层21；

4)进行氧化工艺，在沟槽底部形成氧化层23，如图3C所示。

在上述方法中，步骤4的氧化工艺需要消耗沟槽底部的硅来形成氧化层23，因此沟槽底部的氧化层的厚度无法生成很厚，所以栅极和漏极之间的寄生电容较大，这在器件单元密度高的情况下问题更加严重。

发明内容

本发明要解决的技术问题是提供一种沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，不但可以保证沟槽底部氧化层的厚度和均一性，而且可以降低生产成本。

为解决上述技术问题，本发明提供的沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，包括如下步骤：

第1步，外延层上刻蚀形成有沟槽，采用热氧化生长工艺在所述沟槽的底部表面和侧壁表面形成第一氧化层；

第2步，在所述第一氧化层的表面形成氮化层；

第3步，采用多晶硅淀积工艺在所述氮化层的表面形成多晶硅层，所述多晶硅层将形成有第一氧化层、氮化层的沟槽完全填充；

第4步，对所述多晶硅层进行第一次回刻至所述多晶硅层的表面与所述外延层的硅表面齐平；

第5步，对沟槽内的多晶硅进行第二次回刻；

第6步，将沟槽内残留的多晶硅全部氧化形成第二氧化层；

第7步，刻蚀去除沟槽侧壁露出的氮化层以及硅表面的氮化层，沟槽侧壁露出的第一氧化层形成栅氧化层，沟槽底部的第一氧化层、氮化层和第二氧化层共同形成屏蔽膜层。

进一步的改进是，所述第一氧化层的厚度与栅氧化层的厚度相同。

进一步的改进是，所述氮化层的厚度为200埃～1000埃。

进一步的改进是，在第5步中，第二次回刻后沟槽内的多晶硅的剩余厚度为500埃～1500埃。

进一步的改进是，在第7步中，采用湿法刻蚀去除氮化层。

本发明在沟槽底部形成屏蔽膜层(即厚氧化层)的方法，刻蚀形成沟槽之后，先通过热氧化形成氧化层(即后续的栅氧化层)并淀积氮化层，然后淀积多晶硅并进行回刻直至沟槽底部剩余足够的多晶硅，最后将沟槽底部的多晶硅完全氧化并刻蚀去除外露的氮化层，最终沟槽底部的热氧化层、氮化层以及多晶硅氧化形成的氧化层组成ONO的屏蔽膜层结构，采用该方法可以在沟槽底部得到所需厚度的屏蔽膜层，不但保证了器件的栅极和漏极之间的寄生电容有效降低以及器件的开关特性良好，同时避免了采用HDP/CMP工艺造成器件面内均一性较差的问题，而且工艺过程简明，有效地降低了生产成本。

附图说明