[发明专利]用于ESD保护的PLDMOS

说明书

本发明公开了一种用于ESD保护的PLDMOS，包括：P型外延层，沟道区，漂移区；漂移区包括P阱；在P阱和沟道区之间的所述P型外延层表面形成有第一局部场氧化层，第一局部场氧化层的第一侧边缘和P阱对准；在沟道区的表面上形成有由栅介质层和多晶硅栅；源区由形成于沟道区表面；漏区形成于P阱表面且和第一局部场氧化层的第一侧边缘对准接触；漂移区还包括形成于P阱表面的第二P型区，第二P型区的掺杂浓度小于漏区的掺杂浓度，第二P型区将漏区完全包围且横向延伸到所述第一局部场氧化层的第一侧边缘的鸟嘴结构的正下方。本发明能提高所述PLDMOS的抗ESD的能力。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种用于ESD保护的P型横向扩散金属氧化物半导体(PLDMOS)。

背景技术

半导体集成电路中，静电释放(ESD)会对器件产生破坏作用，所以在集成电路的输入输出端需要设置ESD防护电路进行静电保护，现有用于ESD保护电路的器件包括横向扩散金属氧化物半导体(LDMOS)。其中，PLDMOS的寄生PNP器件主要是通过空穴来导通的,而空穴的迁移率远低于电子,因此其电流放大系数远小于NLDMOS即N型LDMOS寄生的NPN器件,导致常规PLDMOS的ESD保护能力极低；同时,因为PLDMOS的在ESD应力下工作原理更接近于反偏二极管，因此维持电压(Vh)较高,也导致了同样导通宽度的PLDMOS的功耗远比NLDMOS要大,限制了器件的抗ESD能力。现有做高压ESD保护用的LDMOS器件基本都是基于NLDMOS来设计。而NLDMOS有极强的回滞效应(snapback)即NLDMOS在触发电压触发后电流会增加但是电压会减小，最后电压减少到保持电压(Vh)，Vh往往比工作电压低很多，带来较大的闩锁效应(latchup)风险。

如图1是所示，是现有用于ESD保护的PLDMOS结构示意图；现有用于ESD保护的PLDMOS包括：

P型外延层103，形成于半导体衬底如硅衬底101的表面，在P型外延层103的底部形成有N型埋层102。

在P型外延层103的表面中形成有局部场氧化层104。

沟道区105，由形成于所述P型外延层103中的N阱组成。

漂移区，由形成于所述P型外延层103中的P阱106组成；所述P阱106和所述沟道区105之间具有横向距离，且在所述P阱106和所述沟道区105之间的所述P型外延层103表面形成有一个局部场氧化层104，令该局部场氧化层104为第一局部场氧化层并单独用标记104a标出。所述第一局部场氧化层104a的第一侧边缘和所述P阱106对准，所述第一局部场氧化层104a的第二侧边缘和所述沟道区105之间具有横向距离。

在所述沟道区105的表面上形成有由栅介质层107和多晶硅栅108，所述多晶硅栅108的第一侧还横向延伸到所述第一局部场氧化层104a的表面上。

源区109，由形成于所述沟道区105表面中P+区组成，所述源区109和所述多晶硅栅108的第二侧自对准。

漏区110，由形成于所述P阱106表面中的P+区组成，所述漏区110和所述第一局部场氧化层104a的第一侧边缘对准接触。

在所述沟道区105表面中形成有由N+区组成的沟道电极引出区111。

源极通过接触孔和所述源区109接触，栅极通过接触孔和所述多晶硅栅108接触，漏极通过接触孔和所述漏区110接触。在ESD保护中，所述源极和所述栅极连接在一起作为阳极，所述漏极作为阴极。当ESD发生时，主要是通过由所述源区109，所述N阱即沟道区105，所述P型外延层103，所述P阱106以及所述P阱中P+区110形成的PNP来实现ESD触发并放电实现ESD保护。