[发明专利]一种带有反馈并行数据接口的高速串行器

权利要求书

1.一种带有反馈并行数据接口的高速串行器，包括并行源信号，其特征在于，还包括

第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；

第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；

反馈时钟发生器：接收第一时钟发生器输出的第一时钟信号以获得基准时钟，输出反馈时钟信号，用于构建延时信号采集时间窗口；

第二多路复用电路：其采样时钟端口接收反馈时钟发生器输出的反馈时钟信号，输入端接收第一多路复用电路输出的混合信号且输出端输出串行信号；

第二时钟发生器：输出第二时钟信号，用于构建恢复信号采集时间窗口；

时钟数据恢复电路：具有半数字内外环结构，其内环路接收第二时钟发生器输出的第二时钟信号接收串行信号，输出相对于串行信号半频率的并行信号。

2.根据权利要求1所述的一种带有反馈并行数据接口的高速串行器，其特征在于，还包括

第三多路复用电路：其采样时钟端口接收反馈时钟发生器输出的反馈时钟信号，输入端接收高低逻辑电平且输出端输出差分信号。

3.根据权利要求1所述的一种带有反馈并行数据接口的高速串行器，其特征在于，所述的反馈时钟发生器，包括

相位检测电路：接收并比较反向的第一时钟信号和差分信号，输出第一比较信号；

升压-降压电路：接收第一比较信号，输出控制电压信号；

复位电路：输出开关信号至升压-降压电路；

分频电路：接收第一时钟信号，输出半频率的第一时钟信号；

延时电路：接收控制电压信号以调整延时时间，并接收分频电路输出的时钟信号，输出反馈时钟信号。

4.根据权利要求3所述的一种带有反馈并行数据接口的高速串行器，其特征在于，所述的复位电路，包括

第一比较器：输出第二比较信号；

第二比较器：输出第三比较信号；

第一或门：接收第一比较信号和第二比较信号；

与第一或门依次串联的第一反相器，第二反相器和缓冲器；

第二或门：其输入端连接有第一或门的输出端和第二反相器的输出端；

第三反相器：其输入端连接第二或门的输出端；

第一三极管：基极连接第三反相器的输出端，发射极连接电路高电端；

第二三极管：基极连接第二或门的输出端，发射极连接电路低电端。

5.根据权利要求1所述的一种带有反馈并行数据接口的高速串行器，其特征在于，所述的时钟数据恢复电路，其

内环路：其中包括锁相环，锁相环输出多相时钟信号；

与锁相环连接的外环路：其中包括构成时钟恢复环路的鉴相器，数字滤波器和相位内插器，串行信号由鉴相器输入端输入且多相时钟信号由相位内插器输入。