[发明专利]一种基于FPGA的多通道并行模拟数据采集电路

权利要求书

1.一种基于FPGA的多通道并行模拟数据采集电路，其组成包括：8通道模拟数字信号转换器、电压基准源、主处理器FPGA、数据总线，其特征是：全局时序控制程序块，所述的全局时序控制程序单向传递信号给A/D驱动程序块，所述的全局时序控制程序单向传递信号给模数转换触发，所述的全局时序控制程序单向传递信号给数据控制程序，所述的全局时序控制程序单向传递信号给FIFO存储器与总线接口协议程序块，所述的模数转换触发程序单向传输信号至所述的A/D驱动程序块，所述的数据控制程序单向传输信号至所述的FIFO存储器，所述的FIFO存储器与所述的总线接口协议程序块双向传输信号，所述的总线接口协议程序块与所述的数据总线双向传输信号，所述的数据总线与上位机双向传输信号。

2.根据权利要求1所述的一种基于FPGA的多通道并行模拟数据采集电路，其特征是：所述的主处理器FPGA将控制信号单向传输至模拟数字信号转换器Ⅰ、模拟数字信号转换器Ⅱ、模拟数字信号转换器Ⅲ与模拟数字信号转换器Ⅳ，所述的模拟数字信号转换器Ⅰ与所述的模拟数字信号转换器Ⅱ接收来自电压基准源Ⅰ的信号，所述的模拟数字信号转换器Ⅲ与所述的模拟数字信号转换器Ⅳ接收来自电压基准源Ⅱ的信号，所述的模拟数字信号转换器Ⅰ、所述的模拟数字信号转换器Ⅱ、所述的模拟数字信号转换器Ⅲ与所述的模拟数字信号转换器Ⅳ均接收前端模拟信号束的信号，所述的模拟数字信号转换器Ⅰ、所述的模拟数字信号转换器Ⅱ、所述的模拟数字信号转换器Ⅲ与所述的模拟数字信号转换器Ⅳ均单向传递数字信号至主处理器FPGA，所述的模拟数字信号转换器Ⅰ、所述的模拟数字信号转换器Ⅱ、所述的模拟数字信号转换器Ⅲ与所述的模拟数字信号转换器Ⅳ的内部均包含内置模拟输入钳位保护、二阶抗混叠滤波器和跟踪保持放大器。

3.根据权利要求2所述的一种基于FPGA的多通道并行模拟数据采集电路，其特征是：所述的模拟数字信号转换器Ⅰ、所述的模拟数字信号转换器Ⅱ、所述的模拟数字信号转换器Ⅲ与所述的模拟数字信号转换器Ⅳ的元件与连接方式完全相同，所述的模拟数字信号转换器Ⅰ的管脚1、所述的模拟数字信号转换器Ⅰ的管脚37、所述的模拟数字信号转换器Ⅰ的管脚38与所述的模拟数字信号转换器Ⅰ的管脚48均并联电容CA1、电容CA2、电容CA3与模拟电源AVCC；

所述的模拟数字信号转换器Ⅰ的管脚36连接电容CA4，所述的模拟数字信号转换器Ⅰ的管脚39连接电容CA5，所述的模拟数字信号转换器Ⅰ的管脚45与所述的模拟数字信号转换器Ⅰ的管脚44均连接电容CA6，所述的模拟数字信号转换器Ⅰ的管脚42并联电容CA7且与所述电压基准源UV1管脚6；

所述的模拟数字信号转换器Ⅰ的管脚23并联电容CA8与电源VDD3.3，所述的模拟数字信号转换器Ⅰ的管脚34连接电阻RA1，所述的模拟数字信号转换器Ⅰ的管脚6连接排阻RS1的管脚3，所述的排阻RS1的管脚6接地，所述的模拟数字信号Ⅰ的管脚7连接排阻RS1的管脚2，所述的模拟数字信号Ⅰ的管脚8连接排阻RS1的管脚1，所述的排阻RS1的管脚7与所述的排阻RS1的管脚8均连接电源VDD3.3。

4.根据权利要求2所述的一种基于FPGA的多通道并行模拟数据采集电路，其特征是：所述的电压基准源Ⅰ传输至模拟数字信号转换器Ⅰ与模拟数字信号转换器Ⅱ，所述的电压基准源Ⅱ传输至模拟数字信号转换器Ⅲ与模拟数字信号转换器Ⅳ，所述的电压基准源Ⅰ与所述的电压基准源Ⅱ的原件与连接完全相同，所述的电压基准源Ⅰ包括变压器UV1，所述的变压器UV1的管脚2并联电容CV1与电容CV2的一端，所述的电容CV1与所述的电容CV2的另一端并联所述的变压器UV1的管脚4；所述的变压器UV1的管脚6串联电容CV3的一端，所述的电容CV3的另一端连接所述的变压器UV1的管脚4。